将第一接口复制到第二接口上及相关系统、方法及装置制造方法及图纸

本申请案涉及将第一接口复制到第二接口上及相关系统、方法及装置。在一些实施例中，存储器装置包含第一接口，其包含测试探针不可存取的第一端口。所述存储器装置还包含第一接口控制电路，其经配置以控制所述第一接口的操作。所述存储器装置进一步包含第二接口，其包含第二端口。所述第二端口的至少一部分包含所述测试探针可存取的测试垫。另外，所述存储器装置包含多路复用器，其经配置以可操作地将所述第一接口及所述第二接口的至少一部分耦合到所述第一接口控制电路。所述多路复用器经配置以选择性地使测试探针能够经由所述测试垫存取所述第一接口控制电路。

【技术实现步骤摘要】
将第一接口复制到第二接口上及相关系统、方法及装置优先权主张本申请案主张2019年9月20日申请的针对“将第一接口复制到第二接口上及相关系统、方法及装置(REPLICATIONOFAFIRSTINTERFACEONTOASECONDINTERFACEANDRELATEDSYSTEMS,METHODS,ANDDEVICES)”序列号为16/577,267的美国专利申请案的申请日期的权益。
本专利技术大体上涉及将第一接口的端口映射到第二接口的端口上，并且更特定来说，涉及将P1500接口的端口映射到存储器装置中的直接存取(DA)接口的端口。
技术介绍
联合电子装置工程委员会(JEDEC)固态技术协会规定存储器装置中的接口设计的可接受性。举例来说，JEDEC定义针对高带宽存储器2(HBM2)系统的三个接口。具体来说，JEDEC定义AWORD/DWORD接口(例如，命令、地址、DQ等)、P1500接口及直接存取(DA)接口。DA接口是用于供应商的测试的特殊接口。JEDEC仅定义针对DA接口的凸块(ubump)的数目及放置。因此，端口指派用法可变化(例如，特定于供应商)。
技术实现思路
本申请案的一个方面提供一种存储器装置，其中所述存储器装置包括：第一接口，其包含测试探针不可存取的第一端口；第一接口控制电路，其经配置以控制所述第一接口的操作；第二接口，其包含第二端口，所述第二端口的至少一部分包含所述测试探针可存取的测试垫；及多路复用器，其经配置以可操作地将所述第一接口及所述第二接口的至少一部分耦合到所述第一接口控制电路，其中所述多路复用器经配置以选择性地使所述第二接口的所述至少所述部分能够操作为所述第一接口，以使测试探针能够经由所述第二接口的所述测试垫存取所述第一接口控制电路。本申请案的另一方面提供一种验证用于存储器装置的逻辑裸片的第一接口控制电路的方法，其中所述方法包括：可操作地将第一接口的第一端口耦合到所述第一接口控制电路，测试探针不可存取所述第一端口；响应于控制信号而将第二接口的第二端口的至少一部分可操作地耦合到所述第一接口控制电路，所述测试探针可存取所述第二端口；以及使用所述第二端口的所述至少所述部分来测试所述第一接口控制电路的操作。本申请案的另一方面提供一种计算系统，其中所述计算系统包括：一或多个存储器装置，所述一或多个存储器装置中的至少一个存储器装置包含：逻辑裸片，其包含可操作地耦合到P1500控制电路的P1500接口及可操作地耦合到直接存取(DA)控制电路的DA接口，所述逻辑裸片经配置以选择性地可操作地将所述DA接口的测试垫的至少一部分耦合到所述P1500控制电路；及至少一个存储器裸片，其包含数据存储元件，所述至少一个存储器裸片可操作地耦合到所述P1500控制电路及所述DA控制电路。附图说明尽管本专利技术以特定指出并明确主张特定实施例的权利要求书结束，但当结合附图阅读时，可从下文描述中更容易地确定本专利技术范围内的实施例的各种特征及优点，其中：图1是根据一些实施例的高带宽存储器HBM+系统100的框图；图2是图1的HBM+系统的逻辑裸片的框图；图3是根据一些实施例的图2的逻辑裸片的DA控制电路的功能流程图；图4是说明根据一些实施例的验证第一接口控制电路的方法的流程图式；及图5是根据一些实施例的计算系统的框图。具体实施方式在下文详细描述中，参考形成其一部分的附图，并且在附图中通过图示的方式展示可实践本专利技术的实施例的特定实例。足够详细地描述这些实施例，以使所属领域的一般技术人员能够实践本专利技术。然而，在不脱离本专利技术的范围的情况下，可利用本文启用的其它实施例，并且可进行结构、材料及工艺改变。本文呈现的图示并不意在是任何特定方法、系统、装置或结构的实际视图，而仅仅是用以描述本专利技术的实施例的理想化表示。在一些情况下，为方便读者，各个图式中的相似结构或组件可能保留相同或类似编号；然而，编号上的类似性并不一定表示结构或组件在大小、组成、配置或任何其它属性上都等同。下文描述可包含实例以帮助使所属领域的一般技术人员能够实践所揭示实施例。术语“示范性”、“通过实例”及“举例来说”的使用表示相关描述是解释性的，且尽管本专利技术的范围希望涵盖实例及合法等效物，但此类术语的使用不希望将实施例或本专利技术的范围限于指定的组件、步骤、特征、功能或类似者。将容易理解的是，可以各种不同的配置来布置及设计如本文一般描述的以及在图式中说明的实施例的组件。因此，各种实施例的下文描述不希望限制本专利技术的范围，而仅仅是各个实施例的代表。尽管可在图式中呈现实施例的各个方面，但除非特定指出，否则图式不必按比例绘制。此外，所展示及描述的特定实施方案仅是实例，并且不应被解释为实施本专利技术的唯一方式，除非本文另有说明。可以框图形式展示元件、电路及功能，以免在不必要的细节上使本专利技术模糊不清。相反，所展示及描述的特定实施方案仅是示范性的，并且不应解释为实施本专利技术的唯一方式，除非本文另有说明。另外，块定义及各个块之间的逻辑划分是特定实施方案的示范。对于所属领域的一般技术人员来说将是显而易见的是，可通过众多其它划分解决方案来实践本专利技术。在大多数情况下，已省略关于时序考量及类似者的细节，其中此类细节对于完全理解本专利技术不是必需的，并且在相关领域的一般技术人员的能力范围内。所属领域的一般技术人员将理解，可使用各种不同技术及技巧中的任何者来表示信息及信号。为清楚呈现及描述，一些图式可将信号说明为单个信号。所属领域的一般技术人员将理解，信号可代表信号的总线，其中总线可具有各种位宽度，并且本专利技术可在包含单个数据信号的任何数目个数据信号上实施。结合本文揭示的实施例描述的各种说明性逻辑块、模块及电路可用通用处理器、专用处理器、数字信号处理器(DSP)、集成电路(IC)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或经设计以执行本文描述的功能的其任一组合来实施或执行。通用处理器(在本文中也可称为主机处理器或简称为主机)可为微处理器，但替代地，所述处理器可为任何常规处理器、控制器、微控制器或状态机。处理器也可被实施为计算装置的组合，例如DSP及微处理器的组合、多个微处理器、与DSP核心结合的一或多个微处理器或任何其它此配置。包含处理器的通用计算机被认为是专用计算机，而通用计算机经配置以执行与本专利技术的实施例相关的计算指令(例如，软件代码)。可依据被描绘为流程图式、流程图、结构图或框图的过程来描述实施例。尽管流程图式可将操作动作描述为循序过程，但许多这些动作可以另一顺序、并行或大体上同时执行。另外，可重新布置动作的次序。过程可对应于方法、线程、函数、程序、子例程、子程序、其它结构或其组合。此外，本文揭示的方法可以硬件、软件或两者来实施。如果以软件来实施，那么功能可作为一或多个指令或代码在计算机可读媒体上存储或传输。计算机可读媒体包含计算机存储媒体及通信媒体两者，所述通信媒体包含促进将计算机程序从一个地方本文档来自技高网...

【技术保护点】
1.一种存储器装置，其包括：/n第一接口，其包含测试探针不能存取的第一端口；/n第一接口控制电路，其经配置以控制所述第一接口的操作；/n第二接口，其包含第二端口，所述第二端口的至少一部分包含所述测试探针能存取的测试垫；及/n多路复用器，其经配置以可操作地将所述第一接口及所述第二接口的至少一部分耦合到所述第一接口控制电路，其中所述多路复用器经配置以选择性地使所述第二接口的所述至少所述部分能够操作为所述第一接口，以使测试探针能够经由所述第二接口的所述测试垫存取所述第一接口控制电路。/n

【技术特征摘要】
20190920 US 16/577,2671.一种存储器装置，其包括：
第一接口，其包含测试探针不能存取的第一端口；
第一接口控制电路，其经配置以控制所述第一接口的操作；
第二接口，其包含第二端口，所述第二端口的至少一部分包含所述测试探针能存取的测试垫；及
多路复用器，其经配置以可操作地将所述第一接口及所述第二接口的至少一部分耦合到所述第一接口控制电路，其中所述多路复用器经配置以选择性地使所述第二接口的所述至少所述部分能够操作为所述第一接口，以使测试探针能够经由所述第二接口的所述测试垫存取所述第一接口控制电路。


2.根据权利要求1所述的存储器装置，其中所述第一端口包括凸块。


3.根据权利要求1所述的存储器装置，其中所述第一接口包含P1500接口，并且所述第一接口控制电路包含P1500控制电路。


4.根据权利要求1所述的存储器装置，其中所述第二接口包含直接存取DA接口。


5.根据权利要求1所述的存储器装置，其进一步包括可操作地耦合到所述第二接口的第二接口控制电路，所述第二接口控制电路经配置以控制所述第二接口的操作。


6.根据权利要求5所述的存储器装置，其中所述第二接口控制电路经配置以直接地、经由内置自测试BIST间接地以及以混合方式来选择性地存取所述存储器装置的一或多个动态随机存取存储器DRAM裸片，所述混合方式包含对所述DRAM裸片的直接存取及经由所述BIST对所述DRAM裸片的间接存取。


7.根据权利要求1所述的存储器装置，其中所述多路复用器经配置以响应于提供到所述多路复用器的控制信号而选择性地将所述第二接口的所述至少所述部分操作为所述第一接口。


8.根据权利要求7所述的存储器装置，其中可操作地耦合到所述第二接口的第二接口控制电路经配置以响应于提供到所述多路复用器的所述控制信号而停用。


9.根据权利要求1所述的存储器装置，其中所述多路复用器经配置以在所述第二接口的至少所述部分作为所述第一接口的所述选择性操作期间将所述第一端口中的每一者指派到所述第二端口中的不同一者。


10.根据权利要求1所述的存储器装置，其中所述第一端口的数目为十五。


11.根据权利要求1所述的存储器装置，其中所述第二端口的数目为六十。


12.根据权利要求1所述的存储器装置，其中所述第一接口控制电路经配置以直接地、经由内置自测试BIST间接地以及以混合方式来选择性地存取一或多个动态随机存取存储器DRAM裸片，所述混合方式包含对所述一或多个DRAM裸片的直接存取及...

【专利技术属性】
技术研发人员：堂野千秋，近藤力，藤巻亮，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US