一种校正高占空比的时钟信号电路制造技术

本发明专利技术公开了一种校正高占空比的时钟信号电路，涉及集成电路技术领域。该电路包括第一反相器、第二反相器、第一电流镜模块、第二电流镜模块和第一控制场效应管、第二控制场效应管和第三控制场效应管；第一反相器分别连接于信号输入端和第二反相器，第二反相器连接于信号输出端；第一控制场效应管连接于第一反相器、第二控制场效应管、第三控制场效应管、第一电流镜模块和第二电流镜模块；第二控制场效应管和第三控制场效应管连接于信号输出端；第一电流镜模块连接于第二控制场效应管，第二电流镜模块连接于第三控制场效应管。本发明专利技术技术方案通过控制第一控制场效应管和第二电流镜模块镜像的电流大小，以精确控制信号输出端输出波形的占空比。

【技术实现步骤摘要】
一种校正高占空比的时钟信号电路
本专利技术涉及集成电路
，特别是涉及一种校正高占空比的时钟信号电路。
技术介绍
在现代电路系统中，时钟信号时最常用到的信号，它可以通过晶体振荡器产生，也可以通过RC振荡器产生。不同电路模块对时钟信号有不同要求。比如，模数转换器要求输入时钟信号边沿的抖动要特别小、实时时钟电路(RTC)要求输入时钟信号的频率非常稳定，某些射频电路中的混频器(Mixer)要求本地振荡器产生的时钟信号具有非50%的占空比，以达到提高转换增益的目的，且其中两倍频电路要求时钟信号占空比为50%。而现有技术中，在通过晶体振荡器或者RC振荡器产生的时钟信号质量有时候会不太好，会有较差的时钟占空比。
技术实现思路
本专利技术的主要目的在于提供一种校正高占空比的时钟信号电路，旨在精准控制输出时钟信号波形的占空比。为实现上述目的，本专利技术提供一种校正高占空比的时钟信号电路，所述电路包括第一反相器、第二反相器、第一电流镜模块、第二电流镜模块和第一控制场效应管、第二控制场效应管和第三控制场效应管；所述第一反相器分别连接于信号输入端和所述第二反相器，所述第二反相器连接于信号输出端；所述第一控制场效应管连接于所述第一反相器、所述第二控制场效应管、所述第三控制场效应管、所述第一电流镜模块和所述第二电流镜模块；所述第二控制场效应管和所述第三控制场效应管连接于所述信号输出端；所述第一电流镜模块连接于所述第二控制场效应管，所述第二电流镜模块连接于所述第三控制场效应管、还连接有第一电流源和第二电流源；所述第一反相器接收时钟信号、并将反向后的时钟信号发送至所述第二反相器，所述第二控制场效应管和第三控制场效应管分别接收所述第二反相器输出的信号、并根据该信号进行接通/断开，所述第一电流镜模块将电流源的电流镜像至所述第二控制场效应管，所述第二电流镜模块将电流源的电流镜像至所述第三控制场效应管，通过控制所述第一电流镜模块和所述第二电流镜模块的镜像电流，以控制信号输出端输出信号的占空比；所述第一控制场效应管连接于所述第二控制场效应管和所述第三控制场效应管，并通过两者的接通/断开使所述第一控制场效应管的栅极电压升高或降低，以形成电路反馈。优选地，所述第一控制场效应管为NMOS场效应管；所述第二控制场效应管为PMOS场效应管；所述第三控制场效应管为NMOS场效应管。优选地，所述第一控制场效应管的漏极连接于所述第一反相器、栅极连接于所述第二控制场效应管和所述第三控制场效应管的漏极、源极接地；所述第二控制场效应管的源极连接于所述第一电流镜模块、栅极连接于所述信号输出端和所述第二反相器、漏极连接于所述第一电流镜模块和所述第二电流镜模块；所述第三控制场效应管的栅极连接于所述信号输出端和所述第二反相器、源极连接于所述第二电流镜模块、漏极连接于所述所述第一电流镜模块和所述第二电流镜模块。优选地，所述电路还包括第一电容，所述第一电容的一端连接于电源，另一端连接于所述第一控制场效应管的栅极、所述第二控制场效应管和所述第三控制场效应管的漏极。优选地，所述第一反相器包括第一PMOS管和第一NMOS管，所述第一PMOS管和所述第一NMOS管的栅极相互连接、并连接于所述信号输入端；所述第一PMOS管的源极连接于电源、漏极连接于所述第一NMOS管的漏极和第二反相器；所述第一NMOS管的源极连接于第一控制场效应管的漏极。优选地，所述第二反相器包括第二PMOS管和第二NMOS管；所述第二PMOS管和所述第二NMOS管的栅极相互连接、并连接于所述第一PMOS管和所述第一NMOS管的漏极；所述第二PMOS管和所述第二NMOS管的漏极相互连接，并连接于所述信号输出端、所述第二控制场效应管的栅极和所述第三控制场效应管的栅极；所述第二PMOS管的源极连接于电源，所述第二NMOS管的源极接地。优选地，所述第一电流镜包括第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管和第七PMOS管，所述第三PMOS管、所述第四PMOS管和所述第七PMOS管的栅极相互连接，所述第三PMOS管的漏极连接于所述第二控制场效应管的源极，所述第四PMOS管的漏极连接于所述第二电流镜模块、所述第二控制场效应管的漏极和所述第三控制场效应管的漏极；所述第七PMOS管的源极连接于电源、漏极连接于第二电流镜模块；所述第五PMOS管和所述第六PMOS管的栅极相互连接，并连接于所述第二电流镜模块、所述第二控制场效应管和所述第三控制场效应管的漏极；所述第五PMOS管和所述第六PMOS管的源极连接于电源；所述第五PMOS管的漏极连接于所述第三PMOS管的源极，所述第六PMOS管的漏极连接于所述第四PMOS管的源极。优选地，所述第二电流镜包括第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管和第十NMOS管；所述第九NMOS管连接于第一电流源，并将第一电流源的电流镜像至所述第七NMOS管，再通过第七NMOS管将电流镜像至所述第三NMOS管所在支路；所述第十NMOS管连接于第二电流源，并将第二电流源的电流镜像至所述第四NMOS管所在支路，再通过所述第四PMOS管将电流镜像至所述第三PMOS管所在支路。优选地，所述第三NMOS管的栅极连接于所述第四NMOS管、所述第五NMOS管和所述第十NMOS管的栅极；所述第三NMOS管的漏极连接于第三控制场效应管的源极、源极连接于所述第六NMOS管的漏极；所述第四NMOS管的漏极连接于所述第一电容、所述第四PMOS管的漏极、所述第一控制场效应管的栅极、所述第二控制场效应管的漏极和所述第三控制场效应管的漏极；所述第四NMOS管的源极连接于所述第七NMOS管的漏极；所述第五NMOS管漏极连接于所述第七PMOS管的漏极、源极连接于所述第八NMOS管的漏极；所述第六NMOS管的栅极连接于所述第七NMOS管、所述第八NMOS管和所述第九NMOS管的栅极；所述第九NMOS管的漏极连接于所述第一电流源，所述第十NMOS管的漏极连接于所述第二电流源；所述第六NMOS管、所述第七NMOS管、所述第八NMOS管、所述第九NMOS管和所述第十NMOS管的源极接地。本专利技术技术方案从电流源电流源灌入参考电流，然后由第一电流镜模块和第二电流镜模块镜像给第二控制场效应管与第三控制场效应管所在支路，通过控制第一控制场效应管和第二电流镜模块镜像的电流大小，以精确控制信号输出端输出波形的占空比。附图说明图1为本专利技术校正高占空比的时钟信号电路的电路示意图。本专利技术目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。具体实施方式应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。下面结合附图对本专利技术进一步说明。本专利技术实施例提供一种校正高占空比的时钟信号电路，用于对输入的高占空比的时钟信号进行调整，以输出后续电路需要的占空比的时钟信号。<本文档来自技高网...

【技术保护点】
1.一种校正高占空比的时钟信号电路，其特征在于，所述电路包括第一反相器、第二反相器、第一电流镜模块、第二电流镜模块和第一控制场效应管、第二控制场效应管和第三控制场效应管；/n所述第一反相器分别连接于信号输入端和所述第二反相器，所述第二反相器连接于信号输出端；所述第一控制场效应管连接于所述第一反相器、所述第二控制场效应管、所述第三控制场效应管、所述第一电流镜模块和所述第二电流镜模块；所述第二控制场效应管和所述第三控制场效应管连接于所述信号输出端；所述第一电流镜模块连接于所述第二控制场效应管，所述第二电流镜模块连接于所述第三控制场效应管、还连接有第一电流源和第二电流源；/n所述第一反相器接收时钟信号、并将反向后的时钟信号发送至所述第二反相器，所述第二控制场效应管和第三控制场效应管分别接收所述第二反相器输出的信号、并根据该信号进行接通/断开，所述第一电流镜模块将电流源的电流镜像至所述第二控制场效应管，所述第二电流镜模块将电流源的电流镜像至所述第三控制场效应管，通过控制所述第一电流镜模块和所述第二电流镜模块的镜像电流，以控制信号输出端输出信号的占空比；/n所述第一控制场效应管连接于所述第二控制场效应管和所述第三控制场效应管，并通过两者的接通/断开使所述第一控制场效应管的栅极电压升高或降低，以形成电路反馈。/n...

【技术特征摘要】
1.一种校正高占空比的时钟信号电路，其特征在于，所述电路包括第一反相器、第二反相器、第一电流镜模块、第二电流镜模块和第一控制场效应管、第二控制场效应管和第三控制场效应管；
所述第一反相器分别连接于信号输入端和所述第二反相器，所述第二反相器连接于信号输出端；所述第一控制场效应管连接于所述第一反相器、所述第二控制场效应管、所述第三控制场效应管、所述第一电流镜模块和所述第二电流镜模块；所述第二控制场效应管和所述第三控制场效应管连接于所述信号输出端；所述第一电流镜模块连接于所述第二控制场效应管，所述第二电流镜模块连接于所述第三控制场效应管、还连接有第一电流源和第二电流源；
所述第一反相器接收时钟信号、并将反向后的时钟信号发送至所述第二反相器，所述第二控制场效应管和第三控制场效应管分别接收所述第二反相器输出的信号、并根据该信号进行接通/断开，所述第一电流镜模块将电流源的电流镜像至所述第二控制场效应管，所述第二电流镜模块将电流源的电流镜像至所述第三控制场效应管，通过控制所述第一电流镜模块和所述第二电流镜模块的镜像电流，以控制信号输出端输出信号的占空比；
所述第一控制场效应管连接于所述第二控制场效应管和所述第三控制场效应管，并通过两者的接通/断开使所述第一控制场效应管的栅极电压升高或降低，以形成电路反馈。


2.根据权利要求1所述的校正高占空比的时钟信号电路，其特征在于，所述第一控制场效应管为NMOS场效应管；
所述第二控制场效应管为PMOS场效应管；所述第三控制场效应管为NMOS场效应管。


3.根据权利要求2所述的校正高占空比的时钟信号电路，其特征在于，所述第一控制场效应管的漏极连接于所述第一反相器、栅极连接于所述第二控制场效应管和所述第三控制场效应管的漏极、源极接地；
所述第二控制场效应管的源极连接于所述第一电流镜模块、栅极连接于所述信号输出端和所述第二反相器、漏极连接于所述第一电流镜模块和所述第二电流镜模块；
所述第三控制场效应管的栅极连接于所述信号输出端和所述第二反相器、源极连接于所述第二电流镜模块、漏极连接于所述所述第一电流镜模块和所述第二电流镜模块。


4.根据权利要求2所述的校正高占空比的时钟信号电路，其特征在于，所述电路还包括第一电容，所述第一电容的一端连接于电源，另一端连接于所述第一控制场效应管的栅极、所述第二控制场效应管和所述第三控制场效应管的漏极。


5.根据权利要求4所述的校正高占空比的时钟信号电路，其特征在于，所述第一反相器包括第一PMOS管和第一NMOS管，所述第一PMOS管和所述第一NMOS管的栅极相互连接、并连接于所述信号输入端；所述第一PMOS管的源极连接于电源、漏极连接于所述第一NMOS管的漏极和第二反相器；所述第一NMOS管的源极连接于第一控制场效应管的漏极。


6.根据权利要求5所述的校正高占空比的时钟信号电路，其特征在于，所述第二反相器包括第二PMOS管和第二NMO...

【专利技术属性】
技术研发人员：罗婷，
申请(专利权)人：成都锐成芯微科技股份有限公司，
类型：发明
国别省市：四川;51