一种精准时钟信号占空比校正电路制造技术

本发明专利技术提供一种精准时钟信号占空比校正电路，其包括波形校正模块、单转双模块、电荷泵以及低通滤波电路；本发明专利技术通过在占空比调整环路中设置负反馈的方式，利用电荷泵和低通滤波器将输出信号的直流分量提取出来并反馈给波形校正模块，波形校正模块通过比较反馈电压和参考电压的相对大小，来调整输入时钟信号的占空比，并输出调整后的精准50％占空比的时钟信号；通过在环路中设置电荷泵，将输入的时钟信号占空比信息转换成相应的模拟充放电电流，实现了从数字到模拟的转换，降低了对低通滤波器的要求，此方式在实现占空比精准校正的同时，提高了系统稳定性，降低了输出信号的抖动。

【技术实现步骤摘要】
一种精准时钟信号占空比校正电路
本专利技术涉及数模混合集成电路
，具体涉及一种精准时钟信号占空比校正电路。
技术介绍
随着信息技术的不断发展，工艺水平的不断提高，芯片系统的工作速度越来越快，数据传输速率也越来越高，随之对系统时钟质量的要求越来越高，尤其是对于需要双沿采样的系统，或者工作在半速时钟的系统，采样时钟信号占空比的好坏直接影响到采样后数据的质量，比如抖动、误码率等，所以需要保证采样时钟的占空比精准控制在50％。然而即便时钟生成系统产生的差分时钟信号占空比为精确的50％，随着对时钟信号的传送过程中各种因素对其的影响，比如传输路径上的寄生、失配、干扰、插入的Buffer等，最终在数据采样处的时钟信号也会发生畸变，其占空比会偏离理想的50％，如果不加以处理，就会造成采样数据质量问题，甚至发生错误，所以这就需要专门的电路来严格控制时钟信号的占空比，使其恢复到精确的50％。现有的技术中心，校正时钟信号占空比的方法很多，但大多结构复杂，功耗及占用的面积较大，难以应用在对面积要求高的系统中，甚至在一个系统中多次重复使用，而且调整能力及精度有限。因此，实有必要提供一种新的占空比校正电路来解决上述技术问题。
技术实现思路
针对现有技术中存在的缺陷，本专利技术的目的在于提供一种精准时钟信号占空比校正电路，该校正电路能够有效处理恢复占空比严重失真的信号，同时使输出时钟信号具有高稳定性、低抖动的优点，且系统结构简单，易于实现。为实现上述目的，本专利技术采用的技术方案如下：一种精准时钟信号占空比校正电路，所述校正电路包括：波形校正模块、单转双模块、电荷泵以及低通滤波电路；其中，所述波形校正模块的第一输入端为需要校正的时钟信号的输入端，第二输入端连接参考电压Vref，第三输入端连接所述低通滤波器的输出端，所述波形校正模块的第一输出端连接时钟信号的输出端CKO，第二输出端CK2连接单转双模块的输入端；所述单转双模块的第一输出端VA和第二输出端VB分别连接电荷泵的第一输入端和第二输入端；所述电荷泵的输出端连接低通滤波器的输入端。在一些实施例中，所述参考电压Vref为电源电源的1/2，其中所述参考电压Vref可通过连接在电源地之间的电阻分压获得。在一些实施例中，所述波形校正模块包括：第一放大器AMP1、第二放大器AMP2、第三PMOS管PM3、第四PMOS管PM4、第三NMOS管NM3、第四NMOS管NM4、第一电阻R1、第一电容C1、第二电阻R2、第二电容C2以及输出级缓冲器BUFF和反相器INV0；所述第一放大器AMP1的正向输入端与所述第二放大器AMP2的正向输入端连接在一起，并与参考电压Vref相接，所述第一放大器AMP1的反向输入端与所述第二放大器AMP2的反向输入端连接在一起，并与所述低通滤波器的输出电压VLPF相接，所述第一放大器AMP1的输出端连接第三PMOS管PM3的栅极和第一电阻R1的第一端，所述第二放大器AMP2的输出端连接第四NMOS管NM4的栅极和第二电阻R2的第一端，第三PMOS管PM3的源极接电源，第三PMOS管PM3的漏极接第四PMOS管PM4的源极和第一电容C1的第二端，第四PMOS管PM4的栅极与第三NMOS管NM3的栅极连接在一起，并与输入时钟信号的输入端连接，第四PMOS管PM4的漏极与第三NMOS管NM3的漏极连接在一起，并连接至输出级缓冲器BUFF的输入端，第三NMOS管NM3的源极连接第四NMOS管NM4的漏极和第二电容C2的第二端，第四NMOS管NM4的源极接地，第一电阻R1的第二端连接第一电容C1的第一端，第二电阻R2的第二端连接第二电容C2的第一端，输出级缓冲器BUFF的输出端CK2连接反相器INV0的输入端，同时为波形校正模块的第二输出端，反相器INV0的输出端为波形校正模块的第一输出端。在一些实施例中，所述第一放大器AMP1和第二放大器AMP2为相同的电路。在一些实施例中，所述输出级缓冲器BUFF由两级反相器组成。在一些实施例中，所述单转双模块包括：传输门SW、第一反相器INV1、第二反相器INV2以及第三反相器INV3；其中所述传输门SW为常开状态，用于和第二反相器INV2的延时匹配，其第一端与第二反相器INV2的输入端连接，并连接至输出时钟信号输出端，其第二端连接第一反相器INV1的输入端，第一反相器的输出端VA连接至电荷泵的第一输入端，用于控制电荷泵的镜像支路开关，第二反相器的输出端连接第三反相器INV3的输入端，第三反相器INV3的输出端VB连接至电荷泵的第二输入端，用于控制电荷泵的主支路开关对低通滤波器进行充放电。在一些实施例中，所述电荷泵包括：第一电流源I1、第二电流源I2、第一PMOS管PM1、第二PMOS管PM2、第一NMOS管NM1、第二NMOS管NM2以及放大器AMP；其中，所述所述第一电流源I1的正极连接电源，负极连接第一PMOS管PM1的源极和第二PMOS管PM2的源极；所述第二电流源I2的正极连接第一NMOS管NM1的源极和第二NMOS管NM2的源极，负极接地；所述放大器AMP的正向输入端连接第二PMOS管PM2的漏极和第二NMOS管NM2的漏极，同时作为电荷泵的输出端，所述放大器AMP的反向输入端与其输出端连接在一起，形成电压跟随器，放大器的输出端连接第一PMOS管PM1的漏极和第一NMOS管NM1的漏极；所述第一PMOS管PM1的栅极和所述第一NMOS管NM1的栅极连接在一起，作为电荷泵的第一输入端；所述第二PMOS管PM2的栅极和所述第二NMOS管NM2的栅极连接在一起，作为电荷泵的第二输入端。在一些实施例中，所述第一电流源I1中的电流与所述第二电流源I2中的电流相等。在一些实施例中，所述低通滤波器为无源一阶滤波器或无源二阶滤波器。本专利技术的有益效果为：本专利技术通过在占空比调整环路中设置负反馈的方式，利用电荷泵和低通滤波器将输出信号的直流分量提取出来并反馈给波形校正模块，波形校正模块通过比较反馈电压和参考电压的相对大小，来调整输入时钟信号的占空比，并输出调整后的精准50％占空比的时钟信号；通过在环路中设置电荷泵，将输入的时钟信号占空比信息转换成相应的模拟充放电电流，此方式在实现占空比精准校正的同时，实现了从数字到模拟的转换，降低了对低通滤波器的要求，提高了系统稳定性，降低了输出信号的抖动，同时，电荷泵的使用提高了系统的直流增益，从而有效拓宽了系统的占空比校正范围；而且更优的是，电路结构简单且易于实现、版图面积小且系统功耗低，利于集成。附图说明图1为本专利技术实施例中提供的一种精准时钟信号占空比校正电路的系统结构图；图2为本专利技术实施例中提供的一种精准时钟信号占空比校正电路的波形校正模块电路图；图3为本专利技术实施例中提供的一种精准时钟信号占空比校正电路的单转双模块电路图；图4为本专利技术实施例中提供的现有技术中的电荷泵在本专利技术实施例中的应用电路图；图5为本专利技术实施本文档来自技高网...

【技术保护点】
1.一种精准时钟信号占空比校正电路，其特征在于，所述校正电路包括：波形校正模块、单转双模块、电荷泵以及低通滤波电路；/n其中，所述波形校正模块的第一输入端为需要校正的时钟信号的输入端，第二输入端连接参考电压Vref，第三输入端连接所述低通滤波器的输出端，所述波形校正模块的第一输出端连接时钟信号的输出端CKO，第二输出端CK2连接单转双模块的输入端；/n所述单转双模块的第一输出端VA和第二输出端VB分别连接电荷泵的第一输入端和第二输入端；/n所述电荷泵的输出端连接低通滤波器的输入端。/n

【技术特征摘要】
1.一种精准时钟信号占空比校正电路，其特征在于，所述校正电路包括：波形校正模块、单转双模块、电荷泵以及低通滤波电路；
其中，所述波形校正模块的第一输入端为需要校正的时钟信号的输入端，第二输入端连接参考电压Vref，第三输入端连接所述低通滤波器的输出端，所述波形校正模块的第一输出端连接时钟信号的输出端CKO，第二输出端CK2连接单转双模块的输入端；
所述单转双模块的第一输出端VA和第二输出端VB分别连接电荷泵的第一输入端和第二输入端；
所述电荷泵的输出端连接低通滤波器的输入端。


2.根据权利要求1所述的一种精准时钟信号占空比校正电路，其特征在于，所述参考电压Vref为电源电源的1/2，其中所述参考电压Vref可通过连接在电源地之间的电阻分压获得。


3.根据权利要求1所述的一种精准时钟信号占空比校正电路，其特征在于，所述波形校正模块包括：第一放大器AMP1、第二放大器AMP2、第三PMOS管PM3、第四PMOS管PM4、第三NMOS管NM3、第四NMOS管NM4、第一电阻R1、第一电容C1、第二电阻R2、第二电容C2以及输出级缓冲器BUFF和反相器INV0；
所述第一放大器AMP1的正向输入端与所述第二放大器AMP2的正向输入端连接在一起，并与参考电压Vref相接，所述第一放大器AMP1的反向输入端与所述第二放大器AMP2的反向输入端连接在一起，并与所述低通滤波器的输出电压VLPF相接，所述第一放大器AMP1的输出端连接第三PMOS管PM3的栅极和第一电阻R1的第一端，所述第二放大器AMP2的输出端连接第四NMOS管NM4的栅极和第二电阻R2的第一端，第三PMOS管PM3的源极接电源，第三PMOS管PM3的漏极接第四PMOS管PM4的源极和第一电容C1的第二端，第四PMOS管PM4的栅极与第三NMOS管NM3的栅极连接在一起，并与输入时钟信号的输入端连接，第四PMOS管PM4的漏极与第三NMOS管NM3的漏极连接在一起，并连接至输出级缓冲器BUFF的输入端，第三NMOS管NM3的源极连接第四NMOS管NM4的漏极和第二电容C2的第二端，第四NMOS管NM4的源极接地，第一电阻R1的第二端连接第一电容C1的第一端，第二电阻R2的第二端连接第二电容C2的第一端，输出级缓冲器BUFF的输出端CK2连接反相器INV0的输入端，同时为波形校正模块的第二输出端，反相器INV0的输出端为波形校正模块的第一输出端。

【专利技术属性】
技术研发人员：贾孟军，冯光涛，
申请(专利权)人：芯创智北京微电子有限公司，
类型：发明
国别省市：北京;11