一种应用于超低静态电流LDO的输出级泄放电路制造技术

本发明专利技术提供一种应用于超低静态电流LDO的输出级泄放电路，其包括运算放大器AMP、PMOS功率管MP、一对PMOS管MP1、NMOS管MN1和MN2，所述运算放大器AMP的反相输入端与基准电压Vref相连，所述运算放大器AMP的同相输入端与电压反馈Vfb相连，所述功率管MP的栅极与所述运算放大器AMP的输出端相连，所述功率管MP的漏极与工作电压Vdd相连；本方案通过一种高匹配度的泄放电路，可以实现在不同工艺角，温度，电压下，超低静态电流LDO的输出级MP漏电问题，可以实现输出级的超低静态电流。

【技术实现步骤摘要】
一种应用于超低静态电流LDO的输出级泄放电路
本专利技术涉及半导体集成电路
，具体涉及一种应用于超低静态电流LDO的输出级泄放电路。
技术介绍
LDO(线性稳压电路)是一种通用的稳压电路，相较于开关稳压电路，它具有抖动纹波小，PSRR高等优点，参照附图1所示，运放AMP和MP以及R1，R2形成电路闭环，LDO输出Vout＝VREF*(R2+R1)/R2。在一些极低功耗的应用比如物联网，手持设备等的系统中，LDO本身的静态功耗会增加系统的静态功耗，降低能量的使用效率。在整个环路中，AMP和输出级MP都会贡献静态电流，如果要实现LDO的静态电流小，则必须减少AMP及MP的静态电流。但是MP本身会有漏电流，而且此漏电流容易受工艺，电压，温度的影响，当MP的漏电流大于R1和R2上流过的静态电流时，整个LDO环路不能稳定，对应的实际使用时LDO空载时，LDO输出电压不稳定。参见附图2所示，一项授权公告号为CN208819106U，名称为“一种超低静态功耗的LDO电路及驱动大负载的超低静态功耗LDO电路”的中国技术专利，其通过LDO的负载上挂一个反向二极管D1来实现吸收MP的漏电流，这个方法有一个缺点，因为二极管D1与MP是不同的器件，在不同的工艺，温度，电压下匹配不好，很难做到静态电流最小。虽然其都实现了低静态功耗LDO输出级MP的漏电流吸收，但其仍然存在上述缺陷。
技术实现思路
针对现有技术中存在的缺陷，本专利技术的目的在于提供一种应用于超低静态电流LDO的输出级泄放电路，该输出级泄放电路解决了超低静态电流LDO的输出级MP漏电流在LDO空载时产生的输出电压不稳定的问题。为实现上述目的，本专利技术采用的技术方案如下：一种应用于超低静态电流LDO的输出级泄放电路，所述输出级泄放电路包括运算放大器AMP、PMOS功率管MP、一对PMOS管MP1、NMOS管MN1和MN2，所述运算放大器AMP的反相输入端与基准电压Vref相连，所述运算放大器AMP的同相输入端与电压反馈Vfb相连，所述功率管MP的栅极与所述运算放大器AMP的输出端相连，所述功率管MP的漏极与工作电压Vdd相连，每一所述PMOS管MP1与功率管MP的宽长比为成比例设置的。在一些实施例中，一对所述PMOS管MP1之间的漏极和栅极分别对应相连，一所述PMOS管的源极分别与NMOS管MN2的源极和栅极相连，NMOS管MN2的漏极和另一PMOS管的源极通过设置有的偏置电流Ib相连，NMOS管MN2的漏极与NMOS管MN1的漏极相连，NMOS管MN1的漏极接地，NMOS管的MN1和MN2的栅极相连，NMOS管MN1的源极与PMOS管MP的源极相连。在一些实施例中，所述NMOS管MN1和NM2之间的宽长比为成比例设置的。在一些实施例中，所述功率管MP的源极通过电阻Rf1与运算放大器AMP的同相输入端相连，所述功率管MP的源极与外部负载Vout相连。在一些实施例中，所述MOS管MP的源极通过电阻Rf1和Rf2接地，其中运算放大器AMP的同相输入端连接在所述电阻Rf1和Rf2之间。与传统的技术方案相比，本方案具有的有益技术效果为：本方案通过一种高匹配度的泄放电路，可以实现在不同工艺角，温度，电压下，超低静态电流LDO的输出级MP漏电问题，可以实现输出级的超低静态电流。附图说明图1为传统的线性稳压电路(LDO)的电路结构图。图2为现有公开的线性稳压电路(LDO)的电路结构图。图3为本专利技术中的应用于超低静态电流LDO的输出级泄放电路的电路结构图。具体实施方式下面结合说明书附图与具体实施方式对本专利技术做进一步的详细说明。本专利技术是针对现有的超低静态电流LDO电路通常都有输出级MP漏电流造成的空载不稳定问题，从而很难做到nA级别静态功耗问题，进而提出的一种应用于超低静态电流LDO的输出级泄放电路，该输出级泄放电路解决了超低静态电流LDO的输出级MP漏电流在LDO空载时产生的输出电压不稳定的问题。参见附图3所示，本实施例中的一种应用于超低静态电流LDO的输出级泄放电路，该输出级泄放电路包括运算放大器AMP、PMOS功率管MP、一对PMOS管MP1、NMOS管MN1和MN2，运算放大器AMP的反相输入端与基准电压Vref相连，运算放大器AMP的同相输入端与电压反馈Vfb相连，功率管MP的栅极与运算放大器AMP的输出端相连，功率管MP的漏极与工作电压Vdd相连，每一PMOS管MP1与功率管MP的宽长比为成比例设置的，一对PMOS管MP1之间的漏极和栅极分别对应相连，一PMOS管的源极分别与NMOS管MN2的源极和栅极相连，NMOS管MN2的漏极和另一PMOS管的源极通过设置有的偏置电流Ib相连，NMOS管MN2的漏极与NMOS管MN1的漏极相连，NMOS管MN1的漏极接地，NMOS管的MN1和MN2的栅极相连，NMOS管MN1的源极与PMOS管MP的源极相连，其中NMOS管MN1和NM2之间的宽长比为成比例设置的。在一个实施例中，MOS管MP的源极通过电阻Rf1和Rf2接地，其中运算放大器AMP的同相输入端连接在电阻Rf1和Rf2之间，功率管MP的源极与外部负载Vout相连。下面对输出级泄放电路的工作原理做一下说明：MP1为两个一样的PMOS器件，他们与LDO的输出级功率管MP是匹配的，宽长比是成比例的，比例是可以根据不同的设计来定。MP1的偏置电流Ib是整个低功耗LDO的偏置电流，是nA级别的微小电流源。MN1和MN2也是一堆互相匹配的NMOS器件，他们之间的宽长比也是成比例的，可以根据不同的设计来定。MN2会将Ib和MP1的漏电流通过MN1镜像到MP所在的电流支路。当LDO的Vout是空载的时候，如果MP有对地的漏电流，由于MP1与MP的匹配，MP1也会产生一个对地的漏电流，这样MP的漏电流就可以通过NM1进行泄放，从而不会影响LDO的稳定性。显然，本领域的技术人员可以对本专利技术进行各种改动和变型而不脱离本专利技术的精神和范围。这样，倘若本专利技术的这些修改和变型属于本专利技术权利要求及其同等技术的范围之内，则本专利技术也意图包含这些改动和变型在内。本文档来自技高网...

【技术保护点】
1.一种应用于超低静态电流LDO的输出级泄放电路，其特征在于，所述输出级泄放电路包括运算放大器AMP、PMOS功率管MP、一对PMOS管MP1、NMOS管MN1和MN2，所述运算放大器AMP的反相输入端与基准电压Vref相连，所述运算放大器AMP的同相输入端与电压反馈Vfb相连，所述功率管MP的栅极与所述运算放大器AMP的输出端相连，所述功率管MP的漏极与工作电压Vdd相连，每一所述PMOS管MP1与功率管MP的宽长比为成比例设置的。/n

【技术特征摘要】
1.一种应用于超低静态电流LDO的输出级泄放电路，其特征在于，所述输出级泄放电路包括运算放大器AMP、PMOS功率管MP、一对PMOS管MP1、NMOS管MN1和MN2，所述运算放大器AMP的反相输入端与基准电压Vref相连，所述运算放大器AMP的同相输入端与电压反馈Vfb相连，所述功率管MP的栅极与所述运算放大器AMP的输出端相连，所述功率管MP的漏极与工作电压Vdd相连，每一所述PMOS管MP1与功率管MP的宽长比为成比例设置的。


2.根据权利要求1所述的一种应用于超低静态电流LDO的输出级泄放电路，其特征在于，一对所述PMOS管MP1之间的漏极和栅极分别对应相连，一所述PMOS管的源极分别与NMOS管MN2的源极和栅极相连，NMOS管MN2的漏极和另一PMOS管的源极通过设置有的偏置电流Ib相连，NMOS管MN2的...

【专利技术属性】
技术研发人员：项骏，冯光涛，
申请(专利权)人：芯创智北京微电子有限公司，
类型：发明
国别省市：北京;11