半导体装置的形成方法制造方法及图纸

本公开关于半导体装置的形成方法。方法包括形成基板并形成第一间隔物与第二间隔物于基板上。方法包括分别沉积第一自组装单层与第二自组装单层于第一间隔物与第二间隔物的侧壁上，并沉积层状物堆叠于基板之上以及第一自组装单层与第二自组装单层之间，且层状物堆叠接触第一自组装单层与第二自组装单层。沉积层状物堆叠的步骤包括沉积铁电层与移除第一自组装单层与第二自组装单层。方法亦包括沉积金属化合物层于铁电层上。金属化合物层的部分沉积于铁电层与第一间隔物或第二间隔物之间。方法亦包括沉积栅极于金属化合物层之上以及第一间隔物与第二间隔物之间。

【技术实现步骤摘要】
半导体装置的形成方法
本专利技术实施例关于半导体装置的形成方法，更特别关于采用自组装单层所形成的半导体结构。
技术介绍
半导体集成电路产业已经历指数成长。集成电路材料与设计的技术进展，使每一代的集成电路比前一代的集成电路具有更小且更复杂的电路。在集成电路演进中，功能密度(比如单位芯片面积的内连线装置数目)通常随着几何尺寸(比如采用的工艺所能产生的最小构件或线路)缩小而增加。尺寸缩小的工艺有利于增加产能并降低相关成本。
技术实现思路
在一些实施例中，半导体装置的形成方法包括：形成基板并形成第一间隔物与第二间隔物于基板上。方法包括分别沉积第一自组装单层与第二自组装单层于第一间隔物与第二间隔物的侧壁上，并沉积层状物堆叠于基板之上以及第一自组装单层与第二自组装单层之间，且层状物堆叠接触第一自组装单层与第二自组装单层。沉积层状物堆叠的步骤包括沉积铁电层。方法亦包括移除第一自组装单层与第二自组装单层，并沉积金属化合物层于铁电层上。金属化合物层的部分沉积于铁电层与第一间隔物或第二间隔物之间。方法亦包括沉积栅极于金属化合物层之上以及第一间隔物与第二间隔物之间。在一些实施例中，半导体装置的形成方法包括形成鳍状物并形成间隔物于鳍状物上。方法包括沉积自组装单层于间隔物的侧壁与鳍状物的部分上，并沉积层状物堆叠于鳍状物上并接触自组装单层。方法亦包括移除自组装单层并露出鳍状物的部分。方法包括形成金属化合物层的第一部分于层状物堆叠与间隔物的侧壁之间。第一部分接触层状物堆叠与间隔物的侧壁。方法亦包括形成金属化合物层的第二部分于层状物堆叠的上表面上，并沉积栅极于金属化合物层的第一部分与第二部分上。在一些实施例中，半导体装置包括鳍状物以及间隔物位于鳍状物上。半导体装置亦包括层状物堆叠位于鳍状物上；以及金属化合物层。金属化合物层包括第一部分，其接触层状物堆叠的侧壁与间隔物的侧壁。金属化合物层亦包括第二部分，其位于层状物堆叠的上表面上。半导体装置亦包括栅极接触金属化合物层的第一部分与第二部分。附图说明图1是一些实施例中，具有结晶的铁电介电材料的半导体装置的剖视图。图2、图3A、与图3B是一些实施例中，鳍状场效晶体管结构的多种附图。图4是一些实施例中，半导体晶圆制造系统的附图。图5是一些实施例中，采用多次循环的沉积与蚀刻工艺形成层状物的方法的流程图。图6A至图6E是一些实施例中，半导体结构的剖视图。图7至图9是一些实施例中，具有多种金属化合物层的半导体装置的剖视图。附图标记说明：A-A'：第一方向B-B'：第二方向D：漏极H1：高度H2：栅极高度Lc：宽度Ld：距离Lg：栅极长度R：末端基S：源极td,ts,tx,tz：厚度100,600,700,800,900：半导体装置101,201：半导体基板102,302,602：界面层103,303,603：第一金属化合物层104,304,604,804,904：高介电常数的介电层105,305,605,805：第二金属化合物层106,306,606,706,806,906：铁电层107,307,607,707,807,907：第三金属化合物层108,308,608：源极/漏极109,209,309,609：层间介电层110,310,610：间隔物114：开口120,320,620：栅极200：鳍状场效晶体管结构205G：金属栅极堆叠207：金属层213,313,613：鳍状物213A,313A,613A：上表面213B：侧壁215：浅沟槽隔离307A：第一部分307B：第二部分340,640：层状物堆叠400：半导体晶圆制造系统400A,400B：集束器401,403：沉积腔室402：装载端404,408：机械手臂405,407：处理腔室409：蚀刻腔室410A,410B：冷却腔室413A,413B：装载锁定腔室415,417：除气腔室500：方法502,504,506,508,510：步骤601：栅极沟槽602A：头基607*：第三金属化合物材料607A：垂直部分607B：水平部分630：放大图680：自组装单层具体实施方式下述内容提供的不同实施例或实例可实施本专利技术的不同结构。下述特定构件与排列的实施例是用以简化本
技术实现思路
而非局限本专利技术。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触的实施例，或两者之间隔有其他额外构件而非直接接触的实施例。此外，本专利技术的多个实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。术语“FET”指的是场效晶体管。场效晶体管的例子之一为金属氧化物半导体场效晶体管。举例来说，金属氧化物半导体场效晶体管可为(i)建立在基板如半导体晶圆的平坦表面之中或之上的平面结构，或者(ii)具有垂直结构。用语“FinFET”指的是形成于鳍状物上的场效晶体管，而鳍状物的方向垂直于晶圆的平坦表面。“S/D”指的是形成场效晶体管的两端的源极及/或漏极接面。用语“垂直”指的是基本上垂直于基板表面。用语“基本上”指的是在产品或工艺的设计阶段中，用于构件或工艺操作的特性或参数的期望值或目标值，以及高于及/或低于所需值的数值。数值范围通常来自于工艺或公差中的细微变化。在一些实施例中，用语“大约”和“实质上”可表示给定数量的值在5％之内变化(例如数值的±1％、±2％、±3％、±4％、或±5％)。如图所示，用语“垂直方向”和“水平方向”分别指z方向和x方向。硅为主的晶体管其效能与尺寸正接近极限。举例来说，随着装置尺寸缩小以达较高的封装密度，缩小硅为主的晶体管也变得更具挑战性。场效晶体管装置可用于解决这些挑战，因其外形紧密且效能改善(比如驱动电流增加且次临界漏电流降低)。场效晶体管装置可为金属氧化物半导体场效晶体管。鳍状场效晶体管采用垂直装置结构。鳍状场效晶体管的通道区形成于自基板凸起的鳍状物中，而栅极结构位于鳍状物的侧壁与上表面上。栅极结构围绕通道，有利于自三侧控制通道区。虽然鳍状场效晶体管可改善效能，但仍具挑战性如高次临界摆幅。结合负电容技术的场效晶体管可提供可行的解决方案以明显降低电源(如VDD)，且本文档来自技高网...

【技术保护点】
1.一种半导体装置的形成方法，包括：/n形成一基板；/n形成一第一间隔物与一第二间隔物于该基板上；/n分别沉积一第一自组装单层与一第二自组装单层于该第一间隔物与该第二间隔物的侧壁上；/n沉积一层状物堆叠于该基板之上以及该第一自组装单层与该第二自组装单层之间，且该层状物堆叠接触该第一自组装单层与该第二自组装单层，其中沉积该层状物堆叠的步骤包括沉积一铁电层；/n移除该第一自组装单层与该第二自组装单层；/n沉积一金属化合物层于该铁电层上，其中该金属化合物层的部分沉积于该铁电层与该第一间隔物或该第二间隔物之间；以及/n沉积一栅极于该金属化合物层之上以及该第一间隔物与该第二间隔物之间。/n

【技术特征摘要】
20190916 US 16/572,2551.一种半导体装置的形成方法，包括：
形成一基板；
形成一第一间隔物与一第二间隔物于该基板上；
分别沉积一第一自组装单层与一第二自组装单层于该第一间隔物与该第二间隔物的侧壁上；
沉积一层状物堆叠于该基板之上以及该第一自组装单层与该第二自...

【专利技术属性】
技术研发人员：林政明，杨世海，徐志安，方子韦，赵皇麟，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71