一种屏蔽栅场效应晶体管及其形成方法技术

本发明专利技术提供了一种屏蔽栅场效应晶体管及其形成方法。利用热氧化工艺和沉积工艺相结合制备栅氧化层，有利于降低栅氧化层的整体厚度，并基于高覆盖性能的沉积氧化层提高拐角位置的氧化层厚度，如此，即可以有效克服现有技术中存在的器件开启电压和器件漏电流相互制约的问题，提高器件的耐压性能。提高器件的耐压性能。提高器件的耐压性能。

【技术实现步骤摘要】
一种屏蔽栅场效应晶体管及其形成方法


[0001]本专利技术涉及半导体
，特别涉及一种屏蔽栅场效应晶体管及其形成方法。

技术介绍

[0002]屏蔽栅场效应晶体管（Shielded Gate Trench，SGT），由于其具有较低的栅漏电容 Cgd、很低的导通电阻、以及较高的耐压性能，进而更有利于半导体集成电路的灵活应用。具体而言，在屏蔽栅场效应晶体管中，通过在栅电极的下方设置屏蔽电极，从而可以大幅降低了栅漏电容，并且屏蔽栅场效应晶体管的漂流区中还具有较高的杂质载流子浓度，能够为器件的击穿电压提供额外的益处，相应的可以降低导通电阻。
[0003]在一些应用场景中，需要采用低压屏蔽栅场效应晶体管，而该低压屏蔽栅场效应晶体管通常需具备较低的开启电压。目前，为了实现低压屏蔽栅场效应晶体管的地开启电压时，会面临如下问题：1、当通过降低晶体管的栅氧化层的厚度以降低开启电压（Vth）时，则会进一步引起栅源之间的漏电流现象；2、当通过降低晶体管的体区中的离子浓度以降低开启电压（Vth）时，则会导致器件的源漏极之间产生较大的漏电流。
专利技术本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种屏蔽栅场效应晶体管的形成方法，其特征在于，包括：提供衬底，并在所述衬底中形成沟槽；在所述沟槽的下部分中形成屏蔽电极，并在所述屏蔽电极上形成隔离层；在所述沟槽的上部分中形成栅氧化层，包括：执行热氧化工艺，以在所述沟槽暴露出的侧壁上形成热氧化层；以及，执行低压沉积工艺以形成沉积氧化层，所述沉积氧化层覆盖所述热氧化层、所述隔离层、以及所述热氧化层和所述隔离层相接的拐角位置；以及，在所述沟槽的上部分中填充栅电极。2.如权利要求1所述的屏蔽栅场效应晶体管的形成方法，其特征在于，执行低压沉积工艺以形成沉积氧化层的方法包括：利用正硅酸乙酯作为硅源，执行所述低压沉积工艺。3.如权利要求1所述的屏蔽栅场效应晶体管的形成方法，其特征在于，在执行所述低压沉积工艺之后，还包括：执行热处理工艺，以致密所述沉积氧化层。4.如权利要求1所述的屏蔽栅场效应晶体管的形成方法，其特征在于，以小于500
ꢀÅ
的厚度为目标厚度执行热氧化工艺以制备所述热氧化层，和/或，以大于100
ꢀÅ
的厚度为目标厚度执行低压沉积工艺以形成所述沉积氧化层。5.如权利要求1所述的屏蔽栅场效应晶体管的形成方法，其特征在于，所述热氧化层和所述沉积氧化层在高于拐角位置的厚度总和小于600<...

【专利技术属性】
技术研发人员：袁家贵，何云，马平，黄艳，
申请(专利权)人：中芯集成电路制造绍兴有限公司，
类型：发明
国别省市：