【技术实现步骤摘要】
一种半导体结构及其形成方法
[0001]本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
[0002]在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了形成更小的特征尺寸，通常采用光刻(photolithography)技术进行结构的图形化。
[0003]随着半导体工艺节点的不断减小，自对准双重图形化(self-aligned double patterning，SADP)方法和自对准四重图形化(self-aligned quadruple patterning，SAQP)方法成为近年来受到青睐的图形化方法，该方法能够克服光刻工艺的光刻分辨率极限，增加形成于衬底上的图形的密度，进一步缩小图形的特征尺寸。
[0004]然而，这些方法形成的器件尺寸均一性以及性能均一性仍有待提高。
技术实现思路
[0005]有鉴于此，本专利技术实施提供一种半导体结构及其形成方法，提高了尺寸均一性，进而提高了器件的性能均一性。
[0006]为解决上述问题...
【技术保护点】
【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底；在所述基底上形成第一初始栅电极结构；刻蚀所述第一初始栅电极结构的底部侧壁，使所述第一初始栅电极结构形成第一栅电极结构；所述第一栅电极结构底部的基底中具有第一沟道区，在沿所述第一沟道区的长度方向上，所述第一栅电极结构的底部尺寸小于顶部尺寸。2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一初始栅电极结构包括位于基底上的第一初始底栅电极和位于第一初始底栅电极上的第一顶栅电极；所述刻蚀所述第一初始栅电极结构的底部侧壁，包括：以所述第一顶栅电极为掩膜，刻蚀所述第一初始底栅电极的侧壁，形成第一底栅电极；在沿所述第一沟道区的长度方向上，所述第一底栅电极的尺寸小于所述第一顶栅电极的尺寸，所述第一底栅电极和所述第一顶栅电极构成所述第一栅电极结构。3.根据权利要求2所述的半导体结构的形成方法，其特征在于，在刻蚀所述第一初始底栅电极的侧壁的过程中，对所述第一初始底栅电极和所述第一顶栅电极的刻蚀选择比大于或等于10:1。4.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述第一初始底栅电极的材料包括Si、SiGe、Ge和SiC中的一种或多种；所述第一顶栅电极的材料包括Si、SiGe、Ge和SiC中的一种或多种，其中，所述第一初始底栅电极的材料和所述第一顶栅电极的材料不同。5.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述第一初始底栅电极的材料为SiGe，所述第一顶栅电极的材料为Si，所述刻蚀所述第一初始底栅电极的侧壁的工艺为蒸汽刻蚀工艺，刻蚀蒸汽为HCl蒸汽，刻蚀时间为5秒至60秒。6.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述第一初始底栅电极的厚度为3纳米至10纳米。7.根据权利要求1所述的半导体结构的形成方法，其特征在于，在沿所述第一沟道区的长度方向上，所述第一栅电极结构的底部尺寸与顶部尺寸之比为1:1.1至1:1.5。8.根据权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在所述基底上形成第一初始栅电极结构的过程中，在所述基底上形成与所述第一初始栅电极结构相互分立的第二栅电极结构，所述第二栅电极结构底部的基底中具有第二沟道区，所述第一沟道区的长度小于所述第二沟道区的长度。9.根据权利要求8所述的半导体结构的形成方法，其特征在于，所述第一初始栅电极结构的特征尺寸和所述第二栅电极结构的特征尺寸一致。10.根据权利要求8所述的半导体结构的形成方法，其特征在于，形成所述第一初始栅电极结构和所述第二栅电极结构的方法包括：在所述基底上形成底层栅电极材料层；在所述底层栅电极材料层上形成顶层栅电极材料层；图形化所述顶层栅电极材料层和所述底层栅电极材料层，以形成第一初始栅电极结构和第二栅电极结构。11.根据权利要求8所述的半导体结构的形成方法，其特征在于，所述刻蚀所述第一初
始栅电极结构的底部侧壁，包括：在所述基底上形成掩膜层，所述掩膜层覆盖所述第二栅电极结构且暴露出所述第一初始栅电极结构；以所述掩膜层为掩膜，刻蚀所述第一初始栅电极结构的底部侧壁，使所述第一初始栅电极结构形成第一栅电极结构；形成所述第一栅电极结构之后，去除所述掩...
【专利技术属性】
技术研发人员：王楠，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。