一种半导体存储装置及其制造方法，所述半导体存储装置包括：第一存储芯片，所述第一存储芯片内形成有第一存储阵列和外围电路，所述外围电路包括第一电路、至少部分第二电路以及共用电路；第二存储芯片，所述第二存储芯片内形成有第二存储阵列；所述第一电路用于控制所述第一存储阵列，所述第二电路用于控制所述的第二存储阵列，所述第一电路与所述第一存储阵列连接，所述第二电路与所述第二存储阵列连接，所述共用电路连接所述第一电路和第二电路；所述第二存储芯片的背面堆叠于所述第一存储芯片表面，所述第二存储芯片与所述第一存储芯片之间通过键合引线形成电连接。所述半导体存储装置的数据传输效率提高。存储装置的数据传输效率提高。存储装置的数据传输效率提高。
【技术实现步骤摘要】
半导体存储装置及其制造方法
[0001]本专利技术涉及集成电路
，尤其涉及一种半导体存储装置及其制造方法。
技术介绍
[0002]由于易失性存储芯片(如DRAM)的读取速度更快，而非易失性存储芯片(如NAND flash)具备掉电不丢失数据的优点，因此，多数现代数据处理系统需要同时包含易失性存储芯片和非易失性存储芯片，以利用其各自的优点。由于易失性存储芯片和非易失性存储芯片的结构不同，通常采用不同工艺制程制造，各自形成独立的芯片。
[0003]当数据处理系统同时包含易失性存储芯片以及非易失性存储芯片时，两种存储芯片通常独立存在，相互之间通过传输线连接，以进行数据传输。这种情形下的缺点是易失性存储芯片和非易失性存储芯片之间传输路径长，并且芯片接口以及传输线存在带宽限制，数据交互速度受限，且整体尺寸偏大，较难适应需高度集成化的应用场合。
[0004]因此，如何提高易失性存储芯片以及非易失性存储芯片之间的数据传输速度，提高集成度，是目前亟待解决的问题。
技术实现思路
[0005]本专利技术所要解决的技术问题是，提供一种半导体存储装置及其制造方法，以提高半导体存储装置的集成度及数据传输速度。
[0006]为了解决上述问题，本专利技术提供了一种半导体存储装置，包括：第一存储芯片，所述第一存储芯片内形成有第一存储阵列和外围电路，所述外围电路包括第一电路、至少部分第二电路以及共用电路；第二存储芯片，所述第二存储芯片内形成有第二存储阵列；所述第一电路用于控制所述第一存储阵列，所述第二电路用于控制所述的第二存储阵列，所述第一电路与所述第一存储阵列连接，所述第二电路与所述第二存储阵列连接，所述共用电路连接所述第一电路和第二电路；所述第二存储芯片的背面堆叠于所述第一存储芯片表面，所述第二存储芯片与所述第一存储芯片之间通过键合引线形成电连接。
[0007]可选的，所述第二存储芯片的背面朝向所述第一存储芯片的正面；所述第二存储芯片的正面形成有第二焊垫，所述第一存储芯片的正面形成有第一焊垫，所述第一焊垫暴露于所述的第二存储芯片的外侧，所述第二焊垫与所述第一焊垫之间通过键合引线连接。
[0008]可选的，所述第二存储芯片的背面朝向所述第一存储芯片的正面；所述第二存储芯片的正面形成有焊垫；所述第一存储芯片的正面形成有再分布导电层，所述第一存储芯片内形成有贯穿所述第一存储芯片的导电柱，所述导电柱连接至所述再分布导电层；所述第二存储芯片正面的焊垫通过键合引线与所述第二存储芯片正面的再分布导电层连接。
[0009]可选的，所述第二存储芯片的背面朝向所述第一存储芯片的背面；所述第二存储芯片的正面形成有焊垫；所述第一存储芯片的背面形成有再分布导电层，所述第一存储芯片内形成有贯穿所述第一存储芯片的导电柱，所述导电柱连接至所述再分布导电层；所述第二存储芯片正面的焊垫通过键合引线与所述第二存储芯片背面的再分布导电层连接。
[0010]可选的，还包括基板，所述基板上形成有I/O接口电路；所述外围电路与所述基板的I/O接口电路之间形成电连接。
[0011]可选的，所述第一存储芯片的外围电路通过键合引线与所述基板的I/O接口电路之间形成电连接。
[0012]可选的，所述第一存储芯片远离所述第二存储芯片的表面形成有导电凸块；所述导电凸块与所述基板的I/O接口电路形成电连接。
[0013]可选的，所述第一存储阵列为易失性存储阵列，所述第二存储阵列为非易失性存储阵列。
[0014]为解决上述问题，本专利技术的具体实施方式还提供一种半导体存储装置的制造方法，包括：形成第一存储芯片，所述第一存储芯片内形成有第一存储阵列和外围电路，所述外围电路包括第一电路、至少部分第二电路以及共用电路；形成第二存储芯片，所述第二存储芯片内形成有第二存储阵列；所述第一电路用于控制所述第一存储阵列，所述第二电路用于控制所述的第二存储阵列，所述第一电路与所述第一存储阵列连接，所述第二电路与所述第二存储阵列连接，所述共用电路连接所述第一电路和第二电路；将所述第二存储芯片的背面堆叠于所述第一存储芯片表面，将所述第二存储芯片与所述第一存储芯片之间通过引线键合方式形成电连接。
[0015]可选的，将所述第二存储芯片的背面朝向所述第一存储芯片的正面进行堆叠；所述第二存储芯片的正面形成有第二焊垫，所述第一存储芯片的正面形成有第一焊垫，所述第一焊垫暴露于所述的第二存储芯片的外侧；将所述第二焊垫与所述第一焊垫之间通过键合引线连接。
[0016]可选的，将所述第二存储芯片的背面朝向所述第一存储芯片的正面进行堆叠；所述第二存储芯片的正面形成有焊垫，所述制造方法还包括：在所述第一存储芯片的正面形成再分布导电层，形成贯穿所述第一存储芯片的导电柱，所述导电柱连接至所述再分布导电层；将所述第二存储芯片的正面的焊垫通过键合引线与所述第一存储芯片正面的再分布导电层连接。
[0017]可选的，将所述第二存储芯片的背面朝向所述第一存储芯片的背面进行堆叠；所述第二存储芯片的正面形成有焊垫，所述制造方法还包括：在所述第一存储芯片的背面形成再分布导电层，在所述第一存储芯片内形成贯穿所述第一存储芯片的导电柱，所述导电柱连接至所述再分布导电层；将所述第二存储芯片的正面的焊垫通过键合引线与所述第二存储芯片背面的再分布导电层连接。
[0018]可选的，还包括提供基板，所述基板上形成有I/O接口电路；将所述第一存储芯片内的外围电路与所述基板的I/O接口电路之间形成电连接。
[0019]可选的，通过引线键合工艺将所述基板的I/O接口电路与所述外围电路之间形成电连接。
[0020]可选的，在所述第一存储芯片远离所述第二存储芯片的表面形成导电凸块；将所述导电凸块与所述基板的I/O接口电路之间形成电连接。
[0021]可选的，所述第一存储阵列为易失性存储阵列，所述第二存储阵列为非易失性存储阵列。
[0022]本专利技术的半导体存储装置的第一存储芯片与第二存储芯片之间相互堆叠并通过
键合引线形成电连接，可以大大缩小两个芯片之间信号传送的I/O连接长度，大大减少连接电路的功耗，提高传输效率。并且，所述第一存储芯片和第二存储芯片之间相互堆叠，与两个芯片分离放置相比，能够极大的减小所述半导体存储装置的面积，提高集成度。
[0023]进一步，由于所述第一存储芯片和所述第二存储芯片之间距离较近，因此，第一存储芯片和第二存储芯片各自的存储阵列之间可以共用部分电路，从而节省电路面积，降低功耗。
附图说明
[0024]图1A至图1B为本专利技术的具体实施方式的半导体存储装置的结构示意图；
[0025]图2为本专利技术一具体实施方式的半导体存储装置的模块结构示意图；
[0026]图3为本专利技术一具体实施方式的半导体存储装置的共用电路的结构示意图；
[0027]图4A至图4C为本专利技术一具体实施方式的第一存储芯片和第二存储芯片的数据输入/输出方式的示意图。
[0028]图5A至图5C为本专利技术一具体实施方式的半导体本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体存储装置，其特征在于，包括：第一存储芯片，所述第一存储芯片内形成有第一存储阵列和外围电路，所述外围电路包括第一电路、至少部分第二电路以及共用电路；第二存储芯片，所述第二存储芯片内形成有第二存储阵列；所述第一电路用于控制所述第一存储阵列，所述第二电路用于控制所述的第二存储阵列，所述第一电路与所述第一存储阵列连接，所述第二电路与所述第二存储阵列连接，所述共用电路连接所述第一电路和第二电路；所述第二存储芯片的背面堆叠于所述第一存储芯片表面，所述第二存储芯片与所述第一存储芯片之间通过键合引线形成电连接。2.根据权利要求1所述的半导体存储装置，其特征在于，所述第二存储芯片的背面朝向所述第一存储芯片的正面；所述第二存储芯片的正面形成有第二焊垫，所述第一存储芯片的正面形成有第一焊垫，所述第一焊垫暴露于所述的第二存储芯片的外侧，所述第二焊垫与所述第一焊垫之间通过键合引线连接。3.根据权利要求1所述的半导体存储装置，其特征在于，所述第二存储芯片的背面朝向所述第一存储芯片的正面；所述第二存储芯片的正面形成有焊垫；所述第一存储芯片的正面形成有再分布导电层，所述第一存储芯片内形成有贯穿所述第一存储芯片的导电柱，所述导电柱连接至所述再分布导电层；所述第二存储芯片正面的焊垫通过键合引线与所述第二存储芯片正面的再分布导电层连接。4.根据权利要求1所述的半导体存储装置，其特征在于，所述第二存储芯片的背面朝向所述第一存储芯片的背面；所述第二存储芯片的正面形成有焊垫；所述第一存储芯片的背面形成有再分布导电层，所述第一存储芯片内形成有贯穿所述第一存储芯片的导电柱，所述导电柱连接至所述再分布导电层；所述第二存储芯片正面的焊垫通过键合引线与所述第二存储芯片背面的再分布导电层连接。5.根据权利要求1所述的半导体存储装置，其特征在于，还包括基板，所述基板上形成有I/O接口电路；所述外围电路与所述基板的I/O接口电路之间形成电连接。6.根据权利要求5所述的半导体存储装置，其特征在于，所述第一存储芯片的外围电路通过键合引线与所述基板的I/O接口电路之间形成电连接。7.根据权利要求5所述的半导体存储装置，其特征在于，所述第一存储芯片远离所述第二存储芯片的表面形成有导电凸块；所述导电凸块与所述基板的I/O接口电路形成电连接。8.根据权利要求1所述的半导体存储装置，其特征在于，所述第一存储阵列为易失性存储阵列，所述第二存储阵列为非易失性存储阵列。9.一种半导体存储装置的制造方法，其特征在于，包括：形成第一存储芯片，所述第一存储芯片内形成有第一存储阵列和外...
【专利技术属性】
技术研发人员：朱一明，平尔萱，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。