包括嵌入式半导体器件的半导体封装件制造技术

提供了一种半导体封装件，该半导体封装件包括封装件衬底。封装件衬底包括衬底图案和至少部分地包围衬底图案的衬底绝缘层。封装件衬底具有凹槽。外部连接端子布置在封装件衬底下方。嵌入式半导体器件布置在封装件衬底的凹槽内。嵌入式半导体器件包括第一衬底。第一有源层布置在第一衬底上。第一芯片焊盘布置在第一有源层上。埋置绝缘层布置在封装件衬底的凹槽内，并且埋置绝缘层至少部分地包围嵌入式半导体器件的侧表面的至少一部分。安装式半导体器件布置在封装件衬底上，并且连接至封装件衬底和嵌入式半导体器件。和嵌入式半导体器件。和嵌入式半导体器件。

【技术实现步骤摘要】
包括嵌入式半导体器件的半导体封装件
[0001]相关申请的交叉引用
[0002]本申请要求于2019年8月12日在韩国知识产权局提交的韩国专利申请No.10-2019-0098346的优先权，该申请的公开以引用方式全文并入本文中。


[0003]本专利技术构思涉及半导体封装件，并且更具体地说，涉及一种包括嵌入式半导体器件的半导体封装件。

技术介绍

[0004]要求半导体器件具有高存储容量，同时要求包括半导体器件的半导体封装件轻且薄。已经对在半导体封装件中包括具有各种功能的半导体器件并对快速驱动半导体器件进行了研究。例如，已经对其中第二半导体器件安装在第一半导体器件上的半导体封装件的配置进行了积极的研究。

技术实现思路

[0005]根据本专利技术构思的示例性实施例，提供了一种包括封装件衬底的半导体封装件。封装件衬底包括衬底图案和至少部分地包围衬底图案的衬底绝缘层。封装件衬底具有凹槽。外部连接端子布置在封装件衬底下方。嵌入式半导体器件布置在封装件衬底的凹槽内。嵌入式半导体器件包括第一衬底。第一有源层布置在第一衬底上。第一芯片焊盘布置在第一有源层上。埋置绝缘层布置在封装件衬底的凹槽内并且至少部分地包围嵌入式半导体器件的侧表面的至少一部分。安装式半导体器件布置在封装件衬底上并且连接至封装件衬底和嵌入式半导体器件。
[0006]根据本专利技术构思的示例性实施例，提供了一种包括封装件衬底的半导体封装件。封装件衬底包括衬底图案和至少部分地包围衬底图案的衬底绝缘层。封装件衬底具有内部空间。外部连接端子布置在封装件衬底下方。嵌入式半导体器件布置在封装件衬底的内部空间内并且至少部分地被封装件衬底包围。嵌入式半导体器件包括第一衬底、布置在第一衬底上第一有源层和布置在第一有源层上的第一芯片焊盘。埋置绝缘层至少部分地包围嵌入式半导体器件的侧表面的至少一部分。安装式半导体器件布置在封装件衬底上。安装式半导体器件连接至封装件衬底和嵌入式半导体器件。安装式半导体器件的下表面的一部分在竖直方向上与包括第一有源层的嵌入式半导体器件的上表面的一部分重叠。
[0007]根据本专利技术构思的示例性实施例，提供了一种堆叠封装(package-on-package，PoP)型半导体封装件，其包括下半导体封装件。上半导体封装件布置在下半导体封装件上。下半导体封装件包括封装件衬底，其包括衬底图案和至少部分地包围衬底图案的衬底绝缘层，并且具有暴露出衬底图案的一部分的凹槽。外部连接端子布置在封装件衬底下方。嵌入式半导体器件布置在封装件衬底的凹槽内。嵌入式半导体器件包括第一衬底。第一有源层布置在第一衬底上。第一芯片焊盘布置在第一有源层上，并且穿通电极穿通第一衬底并且
将第一有源层连接至经凹槽暴露的衬底图案。安装式半导体器件布置在封装件衬底上并且将封装件衬底与嵌入式半导体器件连接。导电柱布置在封装件衬底上，并且电连接至衬底图案。模塑材料布置在封装件衬底上，并且至少部分地包围导电柱和安装式半导体器件，并且暴露出导电柱的一部分。插入件布置在模塑材料上。插入件包括插入件衬底。插入件连接端子布置在插入件衬底下方，并且接触导电柱。
[0008]根据本专利技术构思的示例性实施例，提供了一种包括封装件衬底的半导体封装件。封装件衬底包括衬底图案和至少包围衬底图案的衬底绝缘层。封装件衬底具有暴露出衬底图案的一部分的凹槽或内部空间。嵌入式半导体器件布置在封装件衬底的凹槽或内部空间中。嵌入式半导体器件电连接至衬底图案。模塑材料布置在封装件衬底上。模塑材料包括从模塑材料的外表面凹进的凹槽。插入件连接端子布置在从模塑材料的外表面凹进的凹槽中。导电柱包括布置在衬底图案上的第一端和布置在插入件连接端子的下表面上的第二端。上半导体封装件布置在插入件连接端子上。上半导体封装件通过插入件连接端子和导电柱电连接至衬底图案。
附图说明
[0009]将从下面结合附图的详细描述中更清楚地理解本专利技术构思的示例性实施例，其中：
[0010]图1至图4是根据本专利技术构思的示例性实施例的半导体封装件的剖视图；
[0011]图5和图6是根据本专利技术构思的示例性实施例的堆叠封装(PoP)型半导体封装件的下方半导体封装件；
[0012]图7和图8是根据本专利技术构思的示例性实施例的PoP型半导体封装件；
[0013]图9示出了根据本专利技术构思的示例性实施例的将保护衬底附着于封装件衬底上的操作；
[0014]图10示出了根据本专利技术构思的示例性实施例的在封装件衬底中形成凹槽的操作；
[0015]图11示出了根据本专利技术构思的示例性实施例的将第一嵌入式半导体器件插入封装件衬底的凹槽中的操作；
[0016]图12示出了根据本专利技术构思的示例性实施例的将安装式半导体器件安装在封装件衬底上的操作；
[0017]图13示出了根据本专利技术构思的示例性实施例的在封装件衬底上形成导电柱的操作；
[0018]图14示出了根据本专利技术构思的示例性实施例的在封装件衬底上形成模塑材料的操作；
[0019]图15示出了根据本专利技术构思的示例性实施例的安装插入件的操作；
[0020]图16示出了根据本专利技术构思的示例性实施例的将上半导体封装件安装在插入件上的操作；以及
[0021]图17示出了根据本专利技术构思的示例性实施例的将保护衬底与封装件衬底分离的操作。
具体实施方式
[0022]下文中，将参照其中示出了本专利技术构思的示例性实施例的附图更完全地描述本专利技术构思。
[0023]图1是示出根据本专利技术构思的示例性实施例的半导体封装件10的剖视图。
[0024]参照图1，半导体封装件10可以包括封装件衬底110、外部连接端子120、第一嵌入式半导体器件130a、安装式半导体器件140、第一芯片连接端子150a、第二芯片连接端子150b、内部连接端子160、粘合层170和埋置绝缘层180。
[0025]半导体封装件10的封装件衬底110可以包括衬底图案111和包围衬底图案111的衬底绝缘层112。封装件衬底110可以包括印刷电路板(PCB)。然而，封装件衬底110不限于PCB，而是可以包括各种类型的衬底，诸如陶瓷衬底。
[0026]衬底图案111可以包括在水平方向上延伸的多条内部布线。水平方向可指平行于封装件衬底110的上表面的轴线。导电过孔可设为在竖直方向上将内部布线彼此连接。竖直方向可以指垂直于封装件衬底110的上表面的轴线(例如，封装件衬底110的上表面的法向轴线)。衬底图案111可以包括铜(Cu)、铝(Al)、镍(Ni)、钨(W)、铂(Pt)和/或金(Au)中的金属。
[0027]衬底图案111及其关联过孔可以埋置在衬底绝缘层112中。衬底绝缘层112可以保护衬底图案111免受外部撞击，并且可以防止衬底图案111的电短路。例如，衬底绝缘层112可以包括环氧树脂、聚苯醚、聚苯氧化物、聚酰亚胺和/或液晶聚合物。然而，本专利技术构思不限于此，并且衬底绝缘层112可以包括各种绝缘材料。
[0028]根据本专利技术构思的示本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装件，包括：封装件衬底，其包括衬底图案和至少部分地包围所述衬底图案的衬底绝缘层，所述封装件衬底具有凹槽；外部连接端子，其布置在所述封装件衬底下方；嵌入式半导体器件，其布置在所述封装件衬底的所述凹槽内，所述嵌入式半导体器件包括第一衬底、布置在所述第一衬底上的第一有源层和布置在所述第一有源层上的第一芯片焊盘；埋置绝缘层，其布置在所述封装件衬底的所述凹槽内，并且至少部分地包围所述嵌入式半导体器件的侧表面的至少一部分；以及安装式半导体器件，其布置在所述封装件衬底上，并且连接至所述封装件衬底和所述嵌入式半导体器件。2.根据权利要求1所述的半导体封装件，其中，所述安装式半导体器件包括：第二衬底；布置在所述第二衬底上的第二有源层；布置在所述第二有源层上的第二芯片焊盘，所述第二芯片焊盘连接至所述第一芯片焊盘；以及布置在所述第二有源层上的第三芯片焊盘，所述第三芯片焊盘连接至所述衬底图案，其中，所述第二芯片焊盘在竖直方向上与所述凹槽重叠。3.根据权利要求2所述的半导体封装件，其中，所述第二衬底的具有在所述竖直方向上与所述凹槽重叠的所述第二芯片焊盘的一部分的宽度小于所述第二衬底的具有在所述竖直方向上不与所述凹槽重叠的所述第三芯片焊盘的一部分的宽度。4.根据权利要求2所述的半导体封装件，还包括：第一芯片连接端子，其介于所述第一芯片焊盘与所述第二芯片焊盘之间，所述第一芯片连接端子将所述第一芯片焊盘电连接至所述第二芯片焊盘；以及第二芯片连接端子，其介于所述封装件衬底与所述第三芯片焊盘之间，其中，所述第二芯片连接端子将所述衬底图案电连接至所述第三芯片焊盘，并且其中，所述嵌入式半导体器件布置在所述凹槽内，使得所述第一有源层面对所述安装式半导体器件。5.根据权利要求1所述的半导体封装件，其中，所述凹槽暴露出所述封装件衬底的所述衬底图案的一部分，以及所述嵌入式半导体器件还包括穿通电极，所述穿通电极穿通所述第一衬底并且连接至所述衬底图案的所述部分。6.根据权利要求1所述的半导体封装件，还包括：模塑材料，其布置在所述封装件衬底上，所述模塑材料至少部分地包围所述安装式半导体器件；以及散热件，其布置在所述模塑材料上。7.根据权利要求1所述的半导体封装件，还包括：
导电柱，其布置在所述封装件衬底上，所述导电柱电连接至所述衬底图案；以及模塑材料，其布置在所述封装件衬底上，所述模塑材料至少部分地包围所述导电柱以及所述安装式半导体器件，其中，所述导电柱形成在所述安装式半导体器件周围，并且其中，所述模塑材料暴露出所述导电柱的一部分。8.根据权利要求7所述的半导体封装件，还包括：布置在所述模塑材料上的插入件，其中所述插入件包括：插入件衬底；以及插入件连接端子，其形成在所述插入件衬底下方，并且与所述导电柱接触。9.一种半导体封装件，包括：封装件衬底，其包括衬底图案和至少部分地包围所述衬底图案的衬底绝缘层，所述封装件衬底具有内部空间；外部连接端子，其布置在所述封装件衬底下方；嵌入式半导体器件，其布置在所述封装件衬底的所述内部空间内，并且至少部分地被所述封装件衬底包围，所述嵌入式半导体器件包括第一衬底、布置在所述第一衬底上的第一有源层以及布置在所述第一有源层上的第一芯片焊盘；埋置绝缘层，其至少部分地包围所述嵌入式半导体器件的侧表面的至少一部分；以及安装式半导体器件，其布置在所述封装件衬底上，所述安装式半导体器件连接至所述封装件衬底和所述嵌入式半导体器件，其中，所述安装式半导体器件的下表面的一部分在竖直方向上与包括所述第一有源层的所述嵌入式半导体器件的上表面的一部分重叠。10.根据权利要求9所述的半导体封装件，其中，所述衬底图案的一部分布置在所述嵌入式半导体器件上方并且在所述竖直方向上与所述封装件衬底的所述内部空间重叠，并且所述衬底图案的所述部分与所述第一芯片焊盘间隔开。11.根据权利要求9所述的半导体封装件，其中，所述安装式半导体器件包括：第二衬底；布置在所述第二衬底上的第二有源层；布置在所述第二有源层上第二芯片焊盘，所述第二芯片焊盘连接至所述第一芯片焊盘；以及布置在所述第二有源层上的第三芯片焊盘，所述第三芯片焊盘连接至所述衬底图案，其中，所述第二芯片焊盘在...

【专利技术属性】
技术研发人员：金知晃，姜廷旻，金炫圭，沈钟辅，崔敬世，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：