半导体封装结构及其制造方法技术

本发明专利技术提供一种半导体封装结构，其包括线路基板、重布线路层以及至少二晶粒。线路基板具有第一表面与第一表面的第二表面。重布线路层位于第一表面上。重布线路层与线路基板电性连接。重布线路层的相对的侧壁的间隔小于线路基板的相对的侧壁的间隔。重布线路层与线路基板直接接触。至少二晶粒配置于重布线路层上。至少二晶粒中的每一者具有面向线路基板的主动面。至少二晶粒中的一者通过重布线路层与至少二晶粒中的其他者电性连接。另提供一种半导体封装结构的制造方法。体封装结构的制造方法。体封装结构的制造方法。

【技术实现步骤摘要】
半导体封装结构及其制造方法


[0001]本专利技术涉及一种封装结构及其制造方法，尤其涉及一种半导体封装结构及其制造方法。

技术介绍

[0002]为了使得电子产品能达到轻薄短小的设计，半导体封装技术亦跟着日益进展，以发展出符合小体积、重量轻、高密度以及在市场上具有高竞争力等要求的产品。对于多功能半导体封装而言，如何在微型化半导体封装结构的同时还能够提升半导体封装结构的电性能力和/或效能实为本领域的技术人员的一大挑战。

技术实现思路

[0003]本专利技术提供一种半导体封装结构及其制造方法，其可以在微型化半导体封装结构的同时还能够提升半导体封装结构的电性能力和/或效能。
[0004]本专利技术提供一种半导体封装结构，其包括线路基板、重布线路层以及至少二晶粒。线路基板具有第一表面与第一表面的第二表面。重布线路层位于第一表面上。重布线路层与线路基板电性连接。重布线路层的相对的侧壁的间隔小于线路基板的相对的侧壁的间隔。重布线路层与线路基板直接接触。至少二晶粒配置于重布线路层上。至少二晶粒中的每一者具有面向线路基板的主动面。至少二晶粒中的一者通过重布线路层与至少二晶粒中的其他者电性连接。
[0005]本专利技术提供一种半导体封装结构的制造方法，其至少包括以下步骤。提供线路基板。线路基板具有第一表面与相对于第一表面的第二表面。形成重布线路层于第一表面上。重布线路层与线路基板电性连接。重布线路层的相对的侧壁的间隔小于线路基板的相对的侧壁的间隔。重布线路层与线路基板直接接触。配置至少二晶粒于重布线路层上。至少二晶粒中的每一者具有面向线路基板的主动面。至少二晶粒中的一者通过重布线路层与至少二晶粒中的其他者电性连接。
[0006]基于上述，本专利技术的半导体封装结构由于至少二晶粒中的一者通过重布线路层与至少二晶粒中的其他者电性连接，因此可以降低线路基板的绕线密度、减少线路基板的厚度，进而可以微型化半导体封装结构并降低生产成本。再者，由于重布线路层相较于线路基板可以具有较佳的细线距，因此，至少二晶粒中的一者通过重布线路层与至少二晶粒中的其他者进行电性连接可以缩短相邻二晶粒之间的间距，进而提升半导体封装结构的电性能力和/或效能。
[0007]为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
[0008]图1A至图1D是依据本专利技术一实施例的半导体封装结构的部分制造方法的部分剖
面示意图；
[0009]图2是依据本专利技术另一实施例的半导体封装结构的部分剖面示意图；
[0010]图3是依据本专利技术又一实施例的半导体封装结构的部分剖面示意图；
[0011]图4是依据本专利技术再一实施例的半导体封装结构的部分剖面示意图；
[0012]图5是依据本专利技术又再一实施例的半导体封装结构的部分剖面示意图。
[0013]附图标记说明
[0014]100、200、300、400、500：半导体封装结构
[0015]110：线路基板
[0016]110a：第一表面
[0017]110b：第二表面
[0018]120：重布线路层
[0019]120s、110s：侧壁
[0020]120b、480b：底面
[0021]122：介电层
[0022]124：图案化导电层
[0023]130：第一晶粒
[0024]130a、140a：主动面
[0025]130b、140b：背面
[0026]140：第二晶粒
[0027]150：底胶
[0028]160：导电端子
[0029]270：密封体
[0030]480：金属环
[0031]590：封盖
[0032]S：间距
具体实施方式
[0033]本文所使用的方向用语(例如，上、下、右、左、前、后、顶部、底部)仅作为参看所绘附图使用且不意欲暗示绝对定向。
[0034]除非另有明确说明，否则本文所述任何方法绝不意欲被解释为要求按特定顺序执行其步骤。
[0035]参照本实施例的附图以更全面地阐述本专利技术。然而，本专利技术亦可以各种不同的形式体现，而不应限于本文中所述的实施例。附图中的层或区域的厚度、尺寸或大小会为了清楚起见而放大。相同或相似的参考号码表示相同或相似的元件，以下段落将不再一一赘述。
[0036]图1A至图1D是依据本专利技术一实施例的半导体封装结构100的部分制造方法的部分剖面示意图。
[0037]请参照图1A，在本实施例中，半导体封装结构100的制造过程可以包括以下步骤。首先，提供线路基板110。线路基板110具有第一表面110a以及相对于第一表面110a的第二表面110b。在一些实施例中，线路基板110可以为印刷电路板(Printed Circuit Board,
PCB)、有机基板(organic substrate)或高密度内连线基板。在此，本专利技术不限制线路基板110的种类，只要线路基板110中具有适宜的绕线(routing)线路可以提供后续工艺中所需的电性连接，皆属于本专利技术的保护范围。
[0038]请参照图1B，于线路基板110的第一表面110a上形成重布线路层120，其中重布线路层120与线路基板110电性连接。在本实施例中，重布线路层120的相对的侧壁120s的间隔小于线路基板110的相对的侧壁110s的间隔。举例而言，重布线路层120的侧壁120s可以是内缩于线路基板110的侧壁110s，以暴露出线路基板110的第一表面110a的一部分。重布线路层120未全面性覆盖线路基板110的第一表面110a，重布线路层120可以是局部覆盖线路基板110的第一表面110a。在此，本专利技术不限制重布线路层120局部覆盖线路基板110的面积大小，可视后续上方配置的晶粒数量而定。
[0039]在本实施例中，重布线路层120与线路基板110可以是直接接触。举例而言，重布线路层120不属于线路基板110的一部分。重布线路层120可以是直接通过沉积(deposition)、光刻(photolithography)及蚀刻(etching)等工艺而形成于线路基板110的第一表面110a上。
[0040]重布线路层120可以包括交替堆叠的多个介电层122与多个图案化导电层124。在一实施例中，例如可以将铜、铝或镍等导电材料通过溅镀(sputtering)、蒸镀(evaporation)或电镀(electroplating)工艺形成于介电层122上，然后通过光刻及蚀刻工艺对导电材料进行图案化，以形成图案化导电层124。在一些其他实施例中，图案化导电层124可以形成于介电层122之前。介电层122以及图案化导电层124的形成顺序可以视设计需求而进行调整。介电层122的材质可以包括无机材料或有机材料，无机材料例如可以是氧化硅、氮化硅、碳化硅、氮氧化硅或类似的无机介电材料，有机材料例如可以是聚酰亚胺(polyimide,PI)、丁基环丁本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装结构，其特征在于，包括：线路基板，具有第一表面与相对于所述第一表面的第二表面；重布线路层，位于所述第一表面上，其中：所述重布线路层与所述线路基板电性连接；所述重布线路层的相对的侧壁的间隔小于所述线路基板的相对的侧壁的间隔；且所述重布线路层与所述线路基板直接接触；以及至少二晶粒，配置于所述重布线路层上，其中：所述至少二晶粒中的每一者具有面向所述线路基板的主动面；且所述至少二晶粒中的一者通过所述重布线路层与所述至少二晶粒中的其他者电性连接。2.根据权利要求1所述的半导体封装结构，其特征在于，所述重布线路层暴露出所述线路基板的所述第一表面的一部分。3.根据权利要求1所述的半导体封装结构，其特征在于，所述重布线路层包括交替堆叠的多个介电层与多个图案化导电层，且所述至少二晶粒中的相邻两者之间具有部分所述图案化导电层。4.根据权利要求1所述的半导体封装结构，其特征在于，还包括底胶，填充于所述至少二晶粒及所述重布线路层之间，且所述底胶在所述重布线路层的相对的所述侧壁之间延伸。5.根据权利要求1所述的半导体封装结构，其特征在于，还包括密封体，包封所述至少二晶粒与所述重布线路层，且所述密封体覆盖所述重布线路层的相对的所述侧壁。6.根据...

【专利技术属性】
技术研发人员：蔡佩君，徐宏欣，张简上煜，林南君，
申请(专利权)人：力成科技股份有限公司，
类型：发明
国别省市：