【技术实现步骤摘要】
介质共用的电阻场板场效应MOS器件及其制备方法
[0001]本专利技术属于半导体器件及集成电路
,尤其是涉及一种介质共用的电阻场板场效应MOS器件及其制备方法。
技术介绍
[0002]半导体器件,尤其是高压硅功率器件,其承受耐压的漂移区击穿电压和导通电阻的优化设计是互相影响和相互矛盾的,获得高击穿电压一般就很难获得低的导通电阻,当然这不包括承受耐压的漂移区在器件导通时存在少子或非平衡双载流子大注入调制的情况,如绝缘栅双极型晶体管(IGBT)、P-I-N二极管(PIN)和门控晶闸管(GTO)等器件。一般在300V以上的高压半导体硅器件中,有一部分导通电阻都由该器件高压漂移区占据,这种情况随着工作电压的增加也越来越严重,这就是非少子调制型功率器件最著名的击穿电压2.5次方与漂移区导通电阻成正比的硅理论限制。
[0003]为了降低高压情况下非少子调制型功率器件漂移区导通电阻,近十几年来,业界针对传统的器件元胞结构提出了一些在保持击穿电压不变条件下降低导通电阻的方法和器件元胞结构,最著名的是基于半导体PN结RESURF ...
【技术保护点】
【技术特征摘要】
1.一种介质共用的电阻场板场效应MOS器件,其特征在于,包括:衬底;外延层,设置在所述衬底上;MOS源极区,设置在所述外延层中且位于所述外延层的顶部;MOS沟道区,设置在所述外延层中且位于所述MOS源极区之下;槽栅结构,设置在所述外延层的顶部,且垂直覆盖所述MOS源极区与所述MOS沟道区;半绝缘电阻场板结构,设置在所述外延层中且与所述衬底电连接,位于所述槽栅结构之下且与所述槽栅结构电连接;其中,所述槽栅结构与所述半绝缘电阻场板结构共用隔离介质层;所述外延层中形成有沟槽,所述沟槽垂直穿过所述MOS源极区、所述MOS沟道区以及所述外延层至所述衬底;所述半绝缘电阻场板结构和所述槽栅结构沿着所述沟槽的底部到顶部方向依次设置在所述沟槽中。2.根据权利要求1所述的介质共用的电阻场板场效应MOS器件,其特征在于,沿着所述沟槽的槽壁向内,所述半绝缘电阻场板结构包括所述隔离介质层和半绝缘电阻场板层,所述槽栅结构包括所述隔离介质层及第一槽栅层;所述第一槽栅层与所述半绝缘电阻场板层电连接;在所述沟槽的底部,所述半绝缘电阻场板层与所述衬底电连接。3.根据权利要求1所述的介质共用的电阻场板场效应MOS器件,其特征在于,沿着所述沟槽的槽壁向内,所述半绝缘电阻场板结构包括所述隔离介质层和半绝缘电阻场板层,所述槽栅结构包括所述隔离介质层、第二槽栅层及第三槽栅层;所述第三槽栅层与所述半绝缘电阻场板层电连接;在所述沟槽的底部,所述半绝缘电阻场板层与所述衬底电连接。4.根据权利要求2或3述的介质共用的电阻场板场效应MOS器件,其特征在于,所述介质共用的电阻场板场效应MOS器件还包括:MOS沟道接触区,设置在所述外延层的顶部中,与所述MOS沟道区接触。5.根据权利要求4所述的介质共用的电阻场板场效应MOS器件,其特征在于,所述介质共用的电阻场板场效应MOS器件还包括:源极电极,设置在所述MOS沟道接触区上,与所述MOS源极区电连接;栅极电极,设置在所述槽栅结构上且所述槽栅结构电连接;漏极电极,设置在所述衬底远离所述外延层的一侧。6.一种介质共用的电阻场板场效应MOS器件的制备方法,其特征在于,包括步骤:提供衬底,并在所述衬底上形成外延层;在所述外延层的顶部内形成MOS沟道区、MOS源极区及MOS沟道接触区;形成沟槽,所述沟槽垂直穿过所述MOS源极区、所述MOS沟道区以及所述外延层至所述衬底;沿着所述沟槽的底部到顶部方向,在所述沟槽中依次形成半绝缘电阻场板结构和槽栅结构,所述半绝缘电阻场板结构与所述槽栅结构电连接,且所述半绝缘电阻场板结构远离所述槽栅结构的一端与所述衬底电连接;形成源极电极、栅极电极及漏极电极;其中,所述槽栅结构与所述半绝缘电阻场板结构共用隔离介质层。7.根据权利要求6所述的介质共用的电阻场板场效应MOS器件的制备方法,其特征在
于,在所述外延层的顶部内形成所述MOS沟道区、所述MOS源极区及所述MOS沟道接触区的步骤包括:进行第一次离子注入和第一次离子扩散,在所述外延层的顶部内形成所述MOS...
【专利技术属性】
技术研发人员:谭开洲,肖添,张嘉浩,李孝权,王鹏飞,裴颖,李光波,杨永晖,蒋和全,张培健,邱盛,陈良,崔伟,
申请(专利权)人:中国电子科技集团公司第二十四研究所,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。