半导体存储装置及半导体存储装置的制造方法制造方法及图纸

实施方式提供一种提高半导体存储装置所存储的数据的可靠性的半导体存储装置及半导体存储装置的制造方法。实施方式的半导体存储装置具备第1导电体层、第1绝缘区域、及第1柱。第1柱包含对第1绝缘区域进行分割的第1部分、及具有在第1层内自第1部分向第1导电体层侧各向同性地扩展的部分的第2部分。第1部分具有沿着第3方向延伸设置的第1半导体层、及设置在第1半导体层的侧面的第1绝缘膜。第1柱包含有在第1方向上与第1部分对向的第1区域、及除第1区域以外的第2区域。第2部分具有与第1绝缘膜相接的第1导电膜、及设置在第1导电膜与第1导电体层之间的第2绝缘膜。第2区域内的第2绝缘膜的与第1至第3方向交叉的第4方向上的膜厚，大于第1区域内的第2绝缘膜的第2方向上的膜厚。于第1区域内的第2绝缘膜的第2方向上的膜厚。于第1区域内的第2绝缘膜的第2方向上的膜厚。

【技术实现步骤摘要】
半导体存储装置及半导体存储装置的制造方法
[0001]【相关申请案】
[0002]本申请案享有以日本专利申请案2019-143072号(申请日：2019年8月2日)作为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。


[0003]本专利技术的实施方式涉及一种半导体存储装置及半导体存储装置的制造方法。

技术介绍

[0004]已知有一种能够非易失地存储数据的NAND(与非)型闪速存储器。

技术实现思路

[0005]本专利技术所要解决的课题为，提供一种提高半导体存储装置所存储的数据的可靠性的半导体存储装置及半导体存储装置的制造方法。
[0006]一实施方式的半导体存储装置具备第1导电体层、第1绝缘区域、及第1柱。第1柱包含对第1绝缘区域进行分割的第1部分、及具有在第1层内自第1部分向第1导电体层侧各向同性地扩展的部分的第2部分。第1部分具有沿着第3方向延伸设置的第1半导体层、及设置在第1半导体层的侧面的第1绝缘膜。第1柱包含有在第1方向上与第1部分对向的第1区域、及除第1区域以外的第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储装置，其具备：第1导电体层，在第1层内，在第1方向上延伸设置；第1绝缘区域，在所述第1层内在所述第1方向上延伸设置，且在与所述第1方向交叉的第2方向上与所述第1导电体层相邻；及第1柱，在与所述第1方向及所述第2方向的各者交叉的第3方向上延伸设置，对所述第1绝缘区域进行分割，且相接于所述第1导电体层而设置；所述第1柱包含对所述第1绝缘区域进行分割的第1部分、及具有在所述第1层内自所述第1部分向所述第1导电体层侧各向同性地扩展的部分的第2部分，所述第1部分具有沿着所述第3方向延伸设置的第1半导体层、及设置在所述第1半导体层的侧面的第1绝缘膜，所述第1柱包含有在所述第1方向上与所述第1部分对向的第1区域、及除所述第1区域以外的第2区域，所述第2部分具有与所述第1绝缘膜相接的第1导电膜、及设置在所述第1导电膜与所述第1导电体层之间的第2绝缘膜，所述第2区域内的所述第2绝缘膜的与所述第1至第3方向交叉的第4方向上的膜厚，大于所述第1区域内的所述第2绝缘膜的所述第2方向上的膜厚。2.根据权利要求1所述的半导体存储装置，其进而具备与所述第1导电体层一起夹隔所述第1绝缘区域及所述第1柱的第2导电体层，所述第1柱进而包含具有在所述第1层内自所述第1部分向所述第2导电体层侧各向同性地扩展的部分的第3部分，所述第1柱包含有在所述第1方向上与所述第1部分对向的第3区域、及除所述第3区域以外的第4区域，所述第3部分具有与所述第1绝缘膜相接的第2导电膜、及设置在所述第2导电膜与所述第2导电体层之间的第3绝缘膜，所述第4区域内的所述第3绝缘膜的所述第4方向上的膜厚，大于所述第3区域内的所述第3绝缘膜的所述第2方向上的膜厚。3.根据权利要求1所述的半导体存储装置，其进而具备第2导电体层，该第2导电体层在与所述第1层在所述第3方向上分开的第2层内在所述第1方向上延伸，且设置在所述第1导电体层上方，所述第1柱进而包含相接于所述第2导电体层而设置，且具有在所述第2层内自所述第1部分向所述第2导电体层侧各向同性地扩展的部分的第3部分，所述第3部分具有与所述第1绝缘膜相接的第2导电膜、及设置在所述第2导电膜与所述第2导电体层之间的第3绝缘膜，所述第2区域内的所述第3绝缘膜的所述第4方向上的膜厚，大于所述第1区域内的所述第3绝缘膜的所述第2方向上的膜厚，所述第1柱内的所述第1导电膜与所述第2导电膜之间相互分开。4.根据权利要求2所述的半导体存储装置，其进而具备：第3导电体层，在与所述第1层于所述第3方向上分开的第2层内在所述第1方向上延伸，且设置在所述第1导电体层上方；及第4导电体层，在所述第2层内于所述第1方向上延伸，设置在所述第2导电体层上方，且于所述第2方向上与所述第3导电体层相邻；且所述第1柱进而包含：第4部分，设置在所述第3导电体层与所述第4导电体层之间，具有
在所述第2层内自所述第1部分向所述第3导电体层侧各向同性地扩展的部分；及第5部分，具有在所述第2层内自所述第1部分向所述第4导电体层侧各向同性地扩展的部分；所述第4部分具有与所述第1绝缘膜相接的第3导电膜、及设置在所述第3导电膜与所述第3导电体层之间的第4绝缘膜，所述第2区域内的所述第4绝缘膜的所述第4方向上的膜厚，大于所述第1区域内的所述第4绝缘膜的所述第2方向上的膜厚，所述第5部分具有与所述第1绝缘膜相接的第4导电膜、及设置在所述第4导电膜与所述第4导电体层之间的第5绝缘膜，所述第4区域内的所述第5绝缘膜的所述第4方向上的膜厚，大于所述第3区域内的所述第5绝缘膜的所述第2方向上的膜厚，所述第1柱内的所述第1导电膜、所述第2导电膜、所述第3导电膜及所述第4导电膜之间相互分开。5.根据权利要求1所述的半导体存储装置，其进而具备第2柱，该第2柱在所述第3方向上延伸且与所述第1柱相邻设置，对所述第1绝缘区域进行分割，且相接于所述第1导电体层而设置，所述第2柱包含对所述第1绝缘区域进行分割的第3部分、及具有在所述第1层内自所述第3部分向所述第1导电体层侧各向同性地扩展的部分的第4部分，所述第3部分具有沿着所述第3方向延伸设置的第2半导体层、及设置在所述第2半导体层的侧面的第3绝缘膜，所述第2柱包含有在所述第1方向上与所述第3部分对向的第3区域、及除所述第3区域以外的第4区域，所述第4部分具有与所述第3绝缘膜相接的第2导电膜、及设置在所述第2导电膜与所述第1导电体层之间的第4绝缘膜，所述第4区域内的所述第4绝缘膜的所述第4方向上的膜厚，大于所述第3区域内的所述第4绝缘膜的所述第2方向上的膜厚，所述第1柱内的所述第2绝缘膜与所述第2柱内的所述第4绝缘膜之间相互分开。6.根据权利要求2所述的半导体存储装置，其进而具备第2柱，该第2柱在所述第3方向上延伸且与所述第1柱相邻设置，对所述第1绝缘区域进行分割，且设置在所述第1导电体层与所述第2导电体层之间，所述第2柱包含：第4部分，对所述第1绝缘区域进行分割；第5部分，具有在所述第1层内自所述第4部分向所述第1导电体层侧各向同性地扩展的部分；及第6部分，具有在所述第1层内自所述第4部分向所述第2导电体层侧各向同性地扩展的部分；所述第4部分具有沿着所述第3方向延伸设置的第2半导体层、及设置在所述第2半导体层的侧面的第4绝缘膜，所述第2柱包含有在所述第1方向上与所述第4部分对向的第5区域、及除所述第5区域以外的第...

【专利技术属性】
技术研发人员：吉村尚弥，永嶋贤史，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：