本发明专利技术涉及NAND器件中形成栅极结构间空气间隙的方法，涉及半导体集成电路制造技术，首先将需要形成空气间隙的部分以硅氧化物预先填充，再以氮化硅层覆盖其上，通过刻蚀工艺将栅极结构间的氮化硅层削去中间部分，仅留有侧壁部分以形成夹断结构而形成刻蚀液体进入的通道，利用硅氧化物及氮化硅湿法刻蚀速率的不同，采用对硅氧化物具有高刻蚀选择比的刻蚀液体刻蚀去除硅氧化物预填充部分形成空气间隙，可在保证空气间隙隔离性能的前提下降低对沟槽刻蚀工艺的要求，克服因前层工艺而引起的诸如空气间隙横截面积小，隔离效果降低等问题，最大限度地提高空气间隙形成大小，从而对降低器件浮栅间的电子干扰，提高器件耐久性均有帮助。有帮助。有帮助。
【技术实现步骤摘要】
NAND器件中形成栅极结构间空气间隙的方法及具有其的NAND器件
[0001]本专利技术涉及半导体集成电路制造技术，尤其涉及一种NAND器件中形成栅极结构间空气间隙的方法。
技术介绍
[0002]随着消费类电子产品市场的不断扩大，存储器技术向着容量更大，数据读写速度更快，性能价格比更高的方向变革和发展。消费类电子产品必须体积小且携带方便，因此如硬盘等常见的存储设备并不适合在小型移动设备和消费电子中应用。NAND闪存作为一种比硬盘驱动器更好的存储方案，主要应用于数据存储，其写入和擦除速度远大于NOR型存储器，而其单字节成本却比NOR型更低。随着人们持续追求功耗更低、重量更轻和性能更佳的消费类电子产品，NAND正被证明极具吸引力。然而用户对消费类电子产品的容量需求永无止境，直接增加芯片的数量显然不是解决方法，而应采用信息存储密度更大的闪存。为了增加NAND存储密度，最有效的办法就是使用更先进的制程缩小晶体管。但晶体管缩小后带来的一个问题是，作为NAND闪存中用来存储数据的基本结构单元——浮栅结构间的距离大幅缩小，导致存储单元间绝缘层作用降低，使得电子外泄而引起浮栅相互间电子干扰的现象加重，最终使NAND闪存出错率高，耐久性下降。
[0003]为了实现20纳米及以下技术节点NAND闪存的耐用性和数据保持性，在浮栅间采用空气间隙(air-gap)进行隔离是一种十分有效的方法。该方法是在浮栅间封入一段空气泡以取代原本的固态电介质材料。由于空气的介电常数为1，是所有电介质材料中对电子阻隔作用最好的，因此采用air-gap工艺后浮栅间相互干扰问题得到有效解决，NAND闪存技术微缩化的物理极限被突破，存储密度得以进一步增加。
[0004]air-gap工艺通常是以台阶覆盖性差而横向生长速度快的CVD工艺，将栅极结构间空隙迅速夹断密封，从而使空气保留其中，其最关键的技术指标即空气间隙的形貌，要求相邻浮栅间的空气间隙尽可能大(以浮栅间完全为空气所填充为最佳)，尤其是空气间隙顶部闭合位置必须高于栅极顶部金属硅化物，以防止导电性较好的金属硅化物间绕开空气层而发生漏电。
[0005]目前现有的air-gap工艺具有以下缺点：CVD工艺的台阶覆盖性极大地依赖于沟槽形貌，当沟槽侧壁完全垂直于衬底时，受反应物到达角不同的影响，反应物更易于在沟槽口处累积，同时阻碍后继反应物继续进入沟槽内，从而达到对沟槽迅速形成夹断密封的目的。但用到空气间隙结构的NAND闪存，其沟槽深宽比通常在10以上，并且由于存储密度的要求这些沟槽往往排布得十分密集，这对干法刻蚀工艺提出了极高要求，实际情况是如此高深宽比的沟槽经刻蚀工艺后侧壁，尤其是靠近沟槽口处往往会呈一定倾角。倾斜的沟槽顶部开口相对底部来得更大，相比侧壁完全垂直的沟槽，反应物有更高的几率进入沟槽内部并反应成膜，即使将CVD工艺的台阶覆盖性调至极差，沟槽底部仍会被电介质材料部分填充，可参阅图1的采用现有典型的air-gap工艺形成空气间隙后的半导体器件结构示意图，空气
间隙横截面积减小，隔离效果相应降低。另一方面，倾斜的侧壁同样会使沟槽开口处的快速夹断变得困难，所形成的夹断位置低于栅极顶部金属硅化物，给栅间串扰埋下了隐患。
技术实现思路
[0006]本专利技术在于提供一种NAND器件中形成栅极结构间空气间隙的方法，包括：S1：提供一半导体衬底，在半导体衬底上形成NAND器件的多个栅极结构，多个栅极结构之间间隔有间隙，在栅极结构的侧面形成栅极侧墙，并在栅极结构的顶部形成金属硅化物层；S2：形成硅氧化物层，使硅氧化物层填充多个栅极结构之间间隔的间隙，并硅氧化物层低于金属硅化物层的顶部；S3：形成氮化硅层，使氮化硅层覆盖硅氧化物层及金属硅化物层的顶部及侧壁；S4：采采用刻蚀工艺将氮化硅层的位于金属硅化物层之间的一部分刻蚀掉，并刻蚀至漏出硅氧化物层，仅保留氮化硅层与金属硅化物层顶部和侧壁接触的部分以形成氮化硅夹断结构；S5：采用对硅氧化物具有高刻蚀选择比的湿法刻蚀工艺将硅氧化物层刻蚀掉；S6：采用表面覆盖性差的沉积工艺在氮化硅夹断结构上沉积膜层，并同时在栅极结构之间形成被封闭的空气间隙；以及S7：进行平坦化工艺。
[0007]更进一步的，所述栅极结构包括多晶硅浮栅、ONO层和多晶硅控制栅形成的叠加结构。
[0008]更进一步的，形成硅氧化物层的工艺为具有底部填充效果的沉积工艺。
[0009]更进一步的，所述沉积工艺为液态化学气相沉积工艺。
[0010]更进一步的，步骤S4中的所述刻蚀工艺为干法刻蚀工艺。
[0011]更进一步的，步骤S5中的所述湿法刻蚀工艺的液体为酸液，所述酸液对氮化硅刻蚀选择比低。
[0012]更进一步的，步骤S6中采用表面覆盖性差的化学气相沉积工艺沉积膜层。
[0013]更进一步的，所述膜层的厚度为10～20μm之间。
[0014]本专利技术还在于提供一种具有空气间隙隔离结构的NAND器件，包括：形成于半导体衬底上的多个栅极结构，多个栅极结构之间间隔有间隙，在栅极结构的顶部形成有金属硅化物层，在每一栅极结构上的金属硅化物层的顶部侧壁形成有氮化硅夹断结构，氮化硅夹断结构之间具有间隙，氮化硅夹断结构的顶部、侧壁、其之间的间隙以及金属硅化物层上形成有膜层，膜层将氮化硅夹断结构之间的间隙封闭，形成由栅极结构、金属硅化物层、半导体衬底、氮化硅夹断结构及膜层形成的封闭结构而形成的空气隔离结构。
[0015]更进一步的，所述膜层的厚度为10～20μm之间。
[0016]如此，首先将需要形成空气间隙的部分以硅氧化物预先填充，再以氮化硅层覆盖其上，通过刻蚀工艺将栅极结构间的氮化硅层削去中间部分，仅留有侧壁部分以形成夹断结构而形成刻蚀液体进入的通道，利用硅氧化物及氮化硅湿法刻蚀速率的不同，采用对硅氧化物具有高刻蚀选择比的刻蚀液体刻蚀去除硅氧化物预填充部分形成空气间隙，可在保证空气间隙隔离性能的前提下降低对沟槽刻蚀工艺的要求，克服因前层工艺而引起的诸如空气间隙横截面积小，隔离效果降低等问题，最大限度地提高空气间隙形成大小，从而对降低器件浮栅间的电子干扰，提高器件耐久性均有帮助。
附图说明
[0017]图1为采用现有典型的air-gap工艺形成空气间隙后的半导体器件结构示意图。
[0018]图2a至图2f为本专利技术一实施例的NAND器件中形成栅极结构间空气间隙过程中NAND器件的结构示意图。
具体实施方式
[0019]下面将结合附图，对本专利技术中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本专利技术保护的范围。
[0020]应当理解，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大，自始至终相同附图标记表本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种NAND器件中形成栅极结构间空气间隙的方法，其特征在于，包括：S1：提供一半导体衬底，在半导体衬底上形成NAND器件的多个栅极结构，多个栅极结构之间间隔有间隙，在栅极结构的侧面形成栅极侧墙，并在栅极结构的顶部形成金属硅化物层；S2：形成硅氧化物层，使硅氧化物层填充多个栅极结构之间间隔的间隙，并硅氧化物层低于金属硅化物层的顶部；S3：形成氮化硅层，使氮化硅层覆盖硅氧化物层及金属硅化物层的顶部及侧壁；S4：采用刻蚀工艺将氮化硅层的位于金属硅化物层之间的一部分刻蚀掉，并刻蚀至漏出硅氧化物层，仅保留氮化硅层与金属硅化物层顶部和侧壁接触的部分以形成氮化硅夹断结构；S5：采用对硅氧化物具有高刻蚀选择比的湿法刻蚀工艺将硅氧化物层刻蚀掉；S6：采用表面覆盖性差的沉积工艺在氮化硅夹断结构上沉积膜层，并同时在栅极结构之间形成被封闭的空气间隙；以及S7：进行平坦化工艺。2.根据权利要求1所述的NAND器件中形成栅极结构间空气间隙的方法，其特征在于，所述栅极结构包括多晶硅浮栅、ONO层和多晶硅控制栅形成的叠加结构。3.根据权利要求1所述的NAND器件中形成栅极结构间空气间隙的方法，其特征在于，形成硅氧化物层的工艺为具有底部填充效果的沉积工艺。4.根据权利要求3所述的NAND器件中形成栅极结构间空气间隙的方法，其特征在于，所述沉积工艺...
【专利技术属性】
技术研发人员：陆神洲，张志刚，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。