一种无需单独核心电源域的掉电保持电路制造技术

本实用新型专利技术公开了一种无需单独核心电源域的掉电保持电路，包括：保持控制信号产生电路、保持电路以及把核心电压VDD电平的输入信号IN转换为输入输出电压VDDIO电平的输出信号OUTP和输出信号OUTN的电平转换电路，其中，所述保持控制信号产生电路包括：第一至第五NMOS管、第一至第五PMOS管以及电阻，所述保持电路包括：第六至第九PMOS管、第六至第九NMOS管。使设计得到简化，方便了布局布线，节省了版图面积。积。积。

【技术实现步骤摘要】
一种无需单独核心电源域的掉电保持电路


[0001]本技术涉及掉电保持电路。

技术介绍

[0002]DDR(双倍速率同步动态随机存储器)断电模式中，核心模块电源关闭，从而实现低功耗。该模式下需要保持断电前的信号状态，以使退出断电模式时，断电前的信号能被迅速读取。通常需要一块单独的核心电源域，来维持核心信号状态。

技术实现思路

[0003]本技术的目的在于提供一种无需单独核心电源域的掉电保持电路，使设计得到简化，方便了布局布线，节省了版图面积。
[0004]实现上述目的的技术方案是：
[0005]一种无需单独核心电源域的掉电保持电路，包括：保持控制信号产生电路、保持电路以及把核心电压VDD电平的输入信号IN转换为输入输出电压VDDIO电平的输出信号OUTP和输出信号OUTN的电平转换电路，其中，
[0006]所述保持控制信号产生电路包括：第一至第五NMOS管、第一至第五PMOS管以及电阻，
[0007]所述第一至第五PMOS管各自的源极连接输入输出电压VDDIO；所述第一至第五NMOS管各自的源极接地VSS；
[0008]所述第一PMOS管的漏极连接所述第一NMOS管的漏极；所述第二PMOS管的漏极连接所述第二NMOS管的漏极；所述第三PMOS管的漏极连接所述第三NMOS管的漏极；所述第四PMOS管的漏极连接所述第四NMOS管的漏极；所述第五PMOS管的漏极连接所述第五NMOS管的漏极；
[0009]所述第一PMOS管的栅极连接所述第三PMOS管的漏极；所述第二PMOS管的栅极连接所述第二NMOS管的栅极；所述第三PMOS管的栅极连接所述第一PMOS管的漏极；所述第四PMOS管的栅极连接所述第三PMOS管的漏极；所述第五PMOS管的栅极连接所述第四PMOS管的漏极；
[0010]所述第一NMOS管的栅极通过所述电阻连接核心电压VDD；所述第一NMOS管的栅极连接所述第二PMOS管的栅极；所述第三NMOS管的栅极连接所述第二NMOS管的漏极；所述第四NMOS管的栅极连接所述第三PMOS管的漏极；所述第五NMOS管的栅极连接所述第四PMOS管的漏极；
[0011]所述第四PMOS管的漏极和所述第四NMOS管的漏极的相接端输出hold(保持)控制信号；所述第五PMOS管的漏极和所述第五NMOS管的漏极的相接端输出holdb控制信号；
[0012]所述保持电路包括：第六至第九PMOS管、第六至第九NMOS管；
[0013]所述第六PMOS管和所述第七PMOS管各自的源极连接输入输出电压VDDIO；
[0014]所述第六NMOS管和所述第七NMOS管各自的源极接地VSS；
[0015]所述第六PMOS管的漏极连接所述第八PMOS管的源极，所述第八PMOS管的漏极连接所述第八NMOS管的漏极；所述第八NMOS管的源极连接所述第六NMOS管的漏极；
[0016]所述第七PMOS管的漏极连接所述第九PMOS管的源极，所述第九PMOS管的漏极连接所述第九NMOS管的漏极；所述第九NMOS管的源极连接所述第七NMOS管的漏极；
[0017]所述第六PMOS管的栅极和所述第六NMOS管的栅极的相接端连接输出信号OUTP；所述第九PMOS管的漏极和所述第九NMOS管的漏极的相接端连接输出信号OUTP；
[0018]所述第七PMOS管的栅极和所述第七NMOS管的栅极的相接端连接输出信号OUTN；所述第八PMOS管的漏极和所述第八NMOS管的漏极的相接端连接输出信号OUTN；
[0019]所述第八PMOS管的栅极和所述第九PMOS管的栅极的相接端连接holdb控制信号；
[0020]所述第八NMOS管的栅极和所述第九NMOS管的栅极的相接端连接hold控制信号。
[0021]优选的，所述电平转换电路将hold控制信号和holdb控制信号传输至所述保持电路。
[0022]本技术的有益效果是：本技术利用核心电源(VDD)掉电上电，在输入输出高电源域(VDDIO)产生hold/holdb控制信号,来实现信号在核心电源掉电时，锁定并保持掉电前的状态。无需单独核心电源域，使设计得到简化，方便了布局布线，节省了版图面积。
附图说明
[0023]图1是本技术的掉电保持电路的电路图；
[0024]图2是本技术的掉电保持电路的输入输出波形示意图。
具体实施方式
[0025]下面将结合附图对本技术作进一步说明。
[0026]请参阅图1，本技术的无需单独核心电源域的掉电保持电路，包括：保持控制信号产生电路、保持电路以及电平转换电路。
[0027]保持控制信号产生电路包括：第一至第五NMOS管NM1-NM5、第一至第五PMOS管PM1-PM5以及电阻R1。
[0028]第一至第五PMOS管PM1-PM5各自的源极连接输入输出电压VDDIO；第一至第五NMOS管NM1-NM5各自的源极接地VSS。
[0029]第一PMOS管PM1的漏极连接第一NMOS管NM1的漏极；第二PMOS管PM2的漏极连接第二NMOS管NM2的漏极；第三PMOS管PM3的漏极连接所述第三NMOS管NM3的漏极；所述第四PMOS管PM4的漏极连接所述第四NMOS管NM4的漏极；所述第五PMOS管PM5的漏极连接所述第五NMOS管NM5的漏极。
[0030]第一PMOS管PM1的栅极连接第三PMOS管PM3的漏极；第二PMOS管PM2的栅极连接第二NMOS管NM2的栅极；第三PMOS管PM3的栅极连接所述第一PMOS管PM1的漏极；所述第四PMOS管PM4的栅极连接所述第三PMOS管PM3的漏极；所述第五PMOS管PM5的栅极连接所述第四PMOS管PM4的漏极；
[0031]第一NMOS管NM1的栅极通过电阻R1连接核心电压VDD；第一NMOS管NM1的栅极连接第二PMOS管PM2的栅极；所述第三NMOS管NM3的栅极连接所述第二NMOS管NM2的漏极；所述第四NMOS管NM4的栅极连接所述第三PMOS管PM3的漏极；所述第五NMOS管NM5的栅极连接所述
第四PMOS管PM4的漏极；
[0032]第四PMOS管PM4的漏极和第四NMOS管NM4的漏极的相接端输出hold控制信号；第五PMOS管PM5的漏极和第五NMOS管NM5的漏极的相接端输出holdb控制信号。核心电压VDD掉电(从1到0)，第二NMOS管NM2和第二PMOS管PM2的栅极从1变为0，从而第二NMOS管NM2关闭，第二PMOS管PM2打开，第三NMOS管NM3栅极被拉高到输入输出电压VDDIO，第三NMOS管NM3打开。第一NMOS管NM1在核心电压VDD从1到0的过程中，管子关闭，第三PMOS管PM3的栅极通过第一PMOS管PM1被拉高，从而管子第三PMOS管PM3被关闭。第三PMOS管PM3的漏端被打开的第三NMOS管NM3拉低到VSS(0电位)，经过倒向器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种无需单独核心电源域的掉电保持电路，其特征在于，包括：保持控制信号产生电路、保持电路以及把核心电压VDD电平的输入信号IN转换为输入输出电压VDDIO电平的输出信号OUTP和输出信号OUTN的电平转换电路，其中，所述保持控制信号产生电路包括：第一至第五NMOS管、第一至第五PMOS管以及电阻，所述第一至第五PMOS管各自的源极连接输入输出电压VDDIO；所述第一至第五NMOS管各自的源极接地VSS；所述第一PMOS管的漏极连接所述第一NMOS管的漏极；所述第二PMOS管的漏极连接所述第二NMOS管的漏极；所述第三PMOS管的漏极连接所述第三NMOS管的漏极；所述第四PMOS管的漏极连接所述第四NMOS管的漏极；所述第五PMOS管的漏极连接所述第五NMOS管的漏极；所述第一PMOS管的栅极连接所述第三PMOS管的漏极；所述第二PMOS管的栅极连接所述第二NMOS管的栅极；所述第三PMOS管的栅极连接所述第一PMOS管的漏极；所述第四PMOS管的栅极连接所述第三PMOS管的漏极；所述第五PMOS管的栅极连接所述第四PMOS管的漏极；所述第一NMOS管的栅极通过所述电阻连接核心电压VDD；所述第一NMOS管的栅极连接所述第二PMOS管的栅极；所述第三NMOS管的栅极连接所述第二NMOS管的漏极；所述第四NMOS管的栅极连接所述第三PMOS管的漏极；所述第五NMOS管的栅极连接所述第四PMOS管的漏极；所述第四PMOS管的漏极和所述第四NMOS管的漏极的...

【专利技术属性】
技术研发人员：苏振江，
申请(专利权)人：灿芯半导体苏州有限公司，
类型：新型
国别省市：