阵列基板及平面显示装置制造方法及图纸

本发明专利技术提供一种能够防止薄膜晶体管发生静电破坏的液晶显示装置。用分断部对每一像素（５）将栅极电极配线（１１）分断。将被分断部分断后的栅极电极配线（１１）的端部间，用与层间绝缘膜上的信号电极配线（１３）相同材料的导电膜（４２）进行电气连接。使栅极电极配线（１１）的长度在每一个像素（５）中缩短。通过使带电的玻璃基板（３）进行工作，能对栅极电极配线（１１）与多晶硅半导体层（２２）之间的栅极绝缘层上的电压的上升进行抑制。能防止栅极绝缘层的静电破坏。

【技术实现步骤摘要】

本专利技术涉及具有开关元件的阵列基板及平面显示装置。
技术介绍
以往，作为这种平面显示装置的有源矩阵型的液晶显示装置，由于在具有大的表面积的透光性基板上能以较低的温度均匀性良好地形成半导体活性层，故作为显示像素的开关元件能使用非晶质硅的薄膜晶体管。又，在最近，不仅是显示像素的开关元件、即使周边的驱动用电路元件也使用形成在同一玻璃基板上的薄膜晶体管。并且，作为该薄膜晶体管，已知有使用将比非晶质硅的薄膜晶体管的场效应移动度更大的多晶硅用于半导体活性层的多晶硅薄膜晶体管的结构(例如，参照专利文献1日本专利特开2000-187248号公报(第4～6页，图1～图3))。但是，在上述的液晶显示装置中，由于使用绝缘物的玻璃作为透光性基板，故因该透光性基板的带电引起的元件的静电破坏使合格率大大降低而成为生产上的问题。另外，由于近年使用的透光性基板作成大型化，该透光性基板的带电量增大，成为该透光性基板的静电破坏越来越大的问题。例如，将带电的透光性基板从接地的载物台上用支杆等抬起、或载置在突出的衬垫上时，支杆及衬垫上的部分和在与这些支杆及衬垫上以外的部分，因接地状况的不同而产生电荷的再分配，在位于支杆及衬垫上的部分的透光性基板上，有时与载物台接地时相比要施加数十倍以上的电压。尤其，在透光性基板上的孤立的小的多晶硅的图案上形成有栅极绝缘膜、在该栅极绝缘膜上形成长的栅极电极配线、在这些多晶硅的图案与栅极电极配线之间形成电容的情况下，如上所述，对用支杆等将透光性基板抬起、并产生电荷的再分配的情况下，影响特别大。因此，在这些栅极电极配线与多晶硅之间存在静电破坏、即发生薄膜晶体管的静电破坏的可能性高的问题。
技术实现思路
本专利技术是鉴于上述问题而作成的，其目的在于，提供能防止发生薄膜晶体管的静电破坏的阵列基板及平面显示装置。本专利技术的阵列基板，具有透光性基板；设在该透光性基板上的开关元件；具有被分断的分断部并与所述开关元件连接的电极配线；设在与该电极配线不同的层上，并将该电极配线上的所述分断部间电气连接的导电部。并且，在与透光性基板上的开关元件连接的电极配线不同的层上设有导电部，用该导电部将电极配线的被分断的分断部之间电气连接。其结果是，通过使带电的透光性基板工作，由于能抑制电极配线下的电压的上升，故能防止开关元件的静电破坏。专利技术的效果采用本专利技术，在与透光性基板上的开关元件连接的电极配线不同的层上设有导电部，由于用该导电部将电极配线的分断部进行电气连接，通过使带电的透光性基板工作，能抑制电极配线下方的电压的上升，故能防止开关元件的静电破坏。附图说明图1是表示本专利技术的平面显示装置的第1实施形态的一部分的说明平面图。图2是表示同上平面显示装置的一部分的说明平面图。图3是表示同上平面显示装置的说明剖视图。图4是表示本专利技术第2实施形态的平面显示装置的说明平面图。图5是表示同上平面显示装置的说明剖视图。图6是表示本专利技术第3实施形态的平面显示装置的说明平面图。图7是表示同上平面显示装置的说明剖视图。图8是表示以往的平面显示装置的一部分的说明平面图。图9是表示将同上平面显示装置与载物台上接地状态下的等效电路的说明图。图10是表示将同上平面显示装置以用可动式支杆从载物台上抬起后状态的等价电路的说明图。图11是表示同上平面显示装置的栅极电极配线的长度与在载物台上抬起前后的栅极电极配线的电位差的关系的曲线图。具体实施例方式以下参照图1～图3对本专利技术的液晶显示装置的第1实施形态的结构进行说明。在图1～图3中，1是作为平面显示装置的液晶显示装置1，该液晶显示装置1是顶栅极型多晶硅薄膜晶体管(Thin Film TransistorTFT)方式的逆参差式。又，该液晶显示装置1是有源矩阵型，具有作为薄膜晶体管基板的大致矩形的平板状的阵列基板2。该阵列基板2具有作为大致透明的矩形平板状的透明绝缘基板的透光性基板即玻璃基板3。在该玻璃基板3的作为一主面的表面上的中央部上，形成有显示图像的矩形的显示区域4。在该显示区域4上，矩阵状配置着作为显示点的多个像素5。另外，在玻璃基板3的显示区域4上，沿该玻璃基板3的宽度方向配设着作为扫描线的电极配线即多条栅极电极配线11。这些栅极电极配线11，向玻璃基板3的横方向被等间隔地平行地分开。又，在这些栅极电极配线11之间，沿玻璃基板3的横方向分别配设着作为辅助电容配线的电极配线即多条公共电容配线12。这些公共电容配线12，向玻璃基板3的横方向被等间隔地平行地分开。又，在玻璃基板3的表面上，沿该玻璃基板3的纵方向配设着作为信号线的信号电极配线13。这些信号电极配线13向玻璃基板3的纵方向被等间隔地平行地分开。并且，这些多个信号电极配线13的每一个用与栅极电极配线11和公共电容配线12的各配线相同的材料形成。另外，这些多个栅极电极配线11、公共电容配线12和信号电极配线13的每一配线，在每像素5中重复地被配线成格子状。另一方面，在玻璃基板3的表面上，将用硅氮化膜或氧化硅膜等构成的未图示的底涂层进行层叠而成膜。在该底涂层上，将作为显示像素的开关元件即像素晶体管的薄膜晶体管21配设在作为像素构成要素的各像素5中。这些薄膜晶体管21具有在底涂层上所形成的作成多结晶半导体层的多晶硅薄膜的多晶硅半导体层22。该多晶硅半导体层22是用受激准分子激光束溶解结晶化的退火将作为非晶质半导体的无定形硅(a-Si)作成的多晶硅(p-Si)。又，该多晶硅半导体层22是薄膜晶体管21用的半导体层图案，具有设置在该多晶硅半导体层22的中央部上作为通道区域的半导体活性层23。在该半导体活性层23的两侧分别设置具有作为源极区域和漏极区域功能的电阻接触区24。并且，在包含各薄膜晶体管21的半导体活性层23和电阻接触区24的各个的底涂层上，将具有绝缘性的硅氧化膜即作为栅极绝缘膜的栅极绝缘层31进行层叠而成膜。该栅极绝缘层31用由等离子化学蒸镀(CVD)法进行成膜的氧化硅膜构成。另外，在与各薄膜晶体管21的半导体活性层23相对的栅极绝缘层31上，将栅极电极配线11进行层叠而成膜。这些栅极电极配线11向半导体活性层23的长度方向分开地配设着。又，这些栅极电极配线11的每一条隔着栅极绝缘层31在各薄膜晶体管21的半导体活性层23上相对配置。这里，在这些栅极电极配线11上，分别形成有作为将这些各栅极电极配线11部分地分断并进行电气切断的分割部的多个分断部32。这些分断部32与各像素5的每一个对应地被设置在这些各像素5的薄膜晶体管21之间。又，这些分断部32的每一个沿各栅极电极配线11的宽度方向设置。因此，各栅极电极配线11在多个像素5的每一个被分断部32分断，使每个像素5的栅极电极配线11的长度缩短。另一方面，在与栅极电极配线11离开的栅极绝缘层31上，设有作为积蓄辅助电容的像素辅助电容的蓄积电容34。该蓄积电容34具有在栅极绝缘层31上进行层叠而成膜的公共电容配线12。该公共电容配线12相对栅极电极配线11被电气绝缘，相对这些各栅极电极配线11平行配设。这里，这些公共电容配线12是在与栅极电极配线11同一个工序中用相同材料形成。并且，在包含这些公共电容配线12和栅极电极配线11的栅极绝缘层31上，将层间绝缘膜35进行层叠而成膜。该层间绝缘膜35由用等离子CVD法形成本文档来自技高网...

【技术保护点】
一种阵列基板，其特征在于，具有：　　　　透光性基板；　　　　设在该透光性基板上的开关元件；　　　　具有被分断的分断部并与所述开关元件连接的电极配线；　　　　设在与该电极配线不同的层上，并将该电极配线上的所述分断部间电气连接的导电部。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：田畠弘志，川村哲也，河村真一，稻田克彦，武田笃，今井信雄，高见明宏，
申请(专利权)人：东芝松下显示技术有限公司，
类型：发明
国别省市：JP[日本]