形成全环栅场效应晶体管的方法和半导体器件技术

在形成全环栅场效应晶体管(GAA FET)的方法中，形成鳍结构。鳍结构包括多个堆叠结构，每个堆叠结构包括介电层、位于介电层上方的CNT、位于CNT上方的支撑层。在鳍结构上方形成牺牲栅极结构，形成隔离绝缘层，通过图案化隔离绝缘层来形成源极/漏极开口，从源极/漏极开口中的多个堆叠结构的每个去除支撑层，并且在源极/漏极开口中形成源极/漏极接触层。形成源极/漏极接触件，使得源极/漏极接触件仅与CNT的部分直接接触，并且介电层的部分设置在源极/漏极接触件与CNT之间。本发明专利技术的实施例还涉及具有全环栅场效应晶体管的半导体器件。及具有全环栅场效应晶体管的半导体器件。及具有全环栅场效应晶体管的半导体器件。

【技术实现步骤摘要】
形成全环栅场效应晶体管的方法和半导体器件


[0001]本专利技术的实施例涉及形成全环栅场效应晶体管的方法和半导体器件。

技术介绍

[0002]随着半导体行业在追求更高的器件密度、更高的性能和更低的成本而进入纳米技术工艺节点，来自制造和设计问题的挑战引起三维设计(诸如GAA结构)的发展。非Si基低维度材料是提供更好的静电(例如，对于短沟道效应)和更高的性能(例如，较少的表面散射)的有前景的候选。由于它们的高的载流子迁移率和基本上一维的结构，碳纳米管(CNT)被认为是一种有前景的候选。

技术实现思路

[0003]本专利技术的实施例提供了一种形成全环栅场效应晶体管(GAA FET)的方法，所述方法包括：形成鳍结构，所述鳍结构包括多个堆叠结构，每个堆叠结构包括介电层、位于所述介电层上方的碳纳米管、位于所述碳纳米管上方的支撑层；在所述鳍结构上方形成牺牲栅极结构；形成隔离绝缘层；通过图案化所述隔离绝缘层形成源极/漏极开口；从所述源极/漏极开口中的所述多个堆叠结构的每个去除所述支撑层；以及在所述源极/漏极开口中形成源极/漏极接触层，其中，形成源极/漏极接触件，使得所述源极/漏极接触件仅与所述碳纳米管的部分直接接触，并且所述介电层的部分设置在所述源极/漏极接触件与所述碳纳米管之间。
[0004]本专利技术的另一实施例提供了一种形成全环栅场效应晶体管(GAA FET)的方法，所述方法包括：在衬底上方形成鳍结构，其中，碳纳米管(CNT)嵌入支撑材料中；在所述鳍结构上方形成牺牲栅极结构；在所述牺牲栅极结构和所述鳍结构上方形成绝缘层；去除所述牺牲栅极结构，使得所述鳍结构的部分暴露；从所述鳍结构的暴露部分去除所述支撑材料，使得所述碳纳米管的沟道区域暴露；在所述碳纳米管的暴露的沟道区域周围形成栅极结构；在所述绝缘层中形成源极/漏极开口；去除所述源极/漏极开口中的所述支撑材料，使得所述碳纳米管的源极/漏极区域暴露；在所述源极/漏极极开口中的暴露的碳纳米管周围形成介电层；部分地去除所述介电层，使得所述介电层的部分保留在所述源极/漏极开口中的所述碳纳米管上；以及在所述源极/漏极开口中形成源极/漏极接触层，其中，形成源极/漏极接触件，使得所述源极/漏极接触件与所述碳纳米管的部分直接接触，并且所述介电层的剩余部分设置在所述源极/漏极接触件与所述碳纳米管之间。
[0005]本专利技术的又一实施例提供了一种具有全环栅场效应晶体管的半导体器件，包括：碳纳米管(CNT)，设置在衬底上方；栅极结构，形成在沟道区域中的所述碳纳米管周围；以及源极/漏极接触件，形成在源极/漏极区域中的所述碳纳米管周围，其中：所述源极/漏极接触件仅与所述碳纳米管的部分直接接触，并且所述介电层部分地覆盖所述碳纳米管，并且设置在所述源极/漏极接触件与所述碳纳米管之间。
附图说明
[0006]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0007]图1A示出了根据本专利技术的实施例的使用碳纳米管(CNT)的GAA FET的示意图。
[0008]图1B、图1C和图1D示出了根据本专利技术的实施例的嵌入式掺杂方案。
[0009]图2A、图2B、图2C和图2D示出了根据本专利技术的实施例的使用CNT的GAA FET的源极/漏极区域中的各种嵌入式掺杂结构。
[0010]图3A、图3B、图3C和图3D示出了根据本专利技术的实施例的使用CNT的GAA FET的源极/漏极区域中的各种嵌入式掺杂结构。
[0011]图4A、图4B、图4C和图4D示出了根据本专利技术的实施例的使用CNT的GAA FET的源极/漏极区域中的各种嵌入式掺杂结构。
[0012]图5A、图5B、图5C和图5D示出了根据本专利技术的实施例的使用CNT的GAA FET的源极/漏极区域中的各种嵌入式掺杂结构。
[0013]图6A、图6B、图6C、图6D、图6E和图6F示出了根据本专利技术的实施例的使用CNT的GAA FET的顺序制造工艺的各个阶段。
[0014]图7A、图7B、图7C、图7D和图7E示出了根据本专利技术的实施例的使用CNT的GAA FET的顺序制造工艺的各个阶段。
[0015]图8A和图8B示出了根据本专利技术的实施例的使用CNT的GAA FET的顺序制造工艺的各个阶段中的一个。
[0016]图9A和图9B示出了根据本专利技术的实施例的使用CNT的GAA FET的顺序制造工艺的各个阶段中的一个。
[0017]图10A和图10B示出了根据本专利技术的实施例的使用CNT的GAA FET的顺序制造工艺的各个阶段中的一个。
[0018]图11A和图11B示出了根据本专利技术的实施例的使用CNT的GAA FET的顺序制造工艺的各个阶段中的一个。
[0019]图12A和图12B示出了根据本专利技术的实施例的使用CNT的GAA FET的顺序制造工艺的各个阶段中的一个。
[0020]图13A、图13B和图13C示出了根据本专利技术的实施例的使用CNT的GAA FET的顺序制造工艺的各个阶段中的一个。
[0021]图14A和图14B示出了根据本专利技术的实施例的使用CNT的GAA FET的顺序制造工艺的各个阶段中的一个。
[0022]图15A和图15B示出了根据本专利技术的实施例的使用CNT的GAA FET的顺序制造工艺的各个阶段中的一个。
[0023]图16A、图16B和图16C示出了根据本专利技术的实施例的使用CNT的GAA FET的顺序制造工艺的各个阶段中的一个。
[0024]图17A和图17B示出了根据本专利技术的实施例的使用CNT的GAA FET的顺序制造工艺的各个阶段中的一个。
[0025]图18A和图18B示出了根据本专利技术的实施例的使用CNT的GAA FET的顺序制造工艺
的各个阶段中的一个。
[0026]图19A、图19B和图19C示出了根据本专利技术的实施例的使用CNT的GAA FET的顺序制造工艺的各个阶段。
[0027]图19D、图19E和图19F示出了根据本专利技术的实施例的使用CNT的GAA FET的顺序制造工艺的各个阶段。
[0028]图19G、图19H和图19I示出了根据本专利技术的实施例的使用CNT的GAA FET的顺序制造工艺的各个阶段。
[0029]图20A和图20B示出了根据本专利技术的实施例的使用CNT的GAA FET的截面图。
[0030]图21A、图21B、图21C和图21D示出了根据本专利技术的实施例的使用CNT的GAA FET的顺序制造工艺的各个阶段。
[0031]图22A、图22B和图22C示出了根据本专利技术的实施例的使用CNT的GAA FET的顺序制造工艺的各个阶段中的一个。
[0032]图23示出了根据本专利技术的实施例的使用CNT的GAA FET的顺序制造工艺的各个阶段中的一个。
[0033]图24A和图24B示本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成全环栅场效应晶体管(GAA FET)的方法，所述方法包括：形成鳍结构，所述鳍结构包括多个堆叠结构，每个堆叠结构包括介电层、位于所述介电层上方的碳纳米管、位于所述碳纳米管上方的支撑层；在所述鳍结构上方形成牺牲栅极结构；形成隔离绝缘层；通过图案化所述隔离绝缘层形成源极/漏极开口；从所述源极/漏极开口中的所述多个堆叠结构的每个去除所述支撑层；以及在所述源极/漏极开口中形成源极/漏极接触层，其中，形成源极/漏极接触件，使得所述源极/漏极接触件仅与所述碳纳米管的部分直接接触，并且所述介电层的部分设置在所述源极/漏极接触件与所述碳纳米管之间。2.根据权利要求1所述的方法，其中，所述介电层的所述部分的内部包括固定正电荷，在所述碳纳米管中感应负电荷。3.根据权利要求1所述的方法，其中，所述介电层由非化学计量的氮化硅制成。4.根据权利要求1所述的方法，其中：所述介电层包括与所述碳纳米管接触的第一介电层和形成在所述第一介电层上的第二介电层，并且在所述介电层的所述部分中，所述第一介电层和所述第二介电层构成界面介电偶极结构，所述界面介电偶极结构在所述碳纳米管中感应负电荷。5.根据权利要求4所述的方法，其中，所述第一介电层由氧化铝制成，并且所述第二介电层由氧化铪制成。6.根据权利要求1所述的方法，其中：所述介电层包括与所述碳纳米管接触的第一介电层、设置在所述第一介电层上方的第二介电层和设置在所述第二介电层上方的第三介电层，并且在所述介电层的所述部分中，所述第一介电层至所述第三介电层构成界面介电偶极结构，所述界面介电偶极结构在所述碳纳米管中感应正电荷。7.根据权利要求6所述的方法，其中，所述...

【专利技术属性】
技术研发人员：麦特西亚斯，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：