本发明专利技术提高存储装置的成品率。实施方式的存储装置具备：衬底(100)；结构体(50)，包含积层在衬底(100)上的多个导电层(70)；以及柱(MP)，设置在结构体(50)内，且包含朝相对于衬底(100)的表面垂直的方向延伸的半导体层(82)；且半导体层(82)包含第1部分(820)、以及第1部分(820)与衬底(100)之间的第2部分(824)，第1部分(820)的膜厚(T1)比所述第2部分(822)的膜厚(T2)厚。(822)的膜厚(T2)厚。(822)的膜厚(T2)厚。
【技术实现步骤摘要】
【国外来华专利技术】存储装置
[0001]本专利技术的实施方式涉及一种存储装置。
技术介绍
[0002]业界曾经开发三维结构的NAND型闪速存储器。
[0003]
技术介绍
文献
[0004]专利文献
[0005]专利文献1：美国专利申请公开第2017/0062459号公报
技术实现思路
[0006][专利技术要解决的问题][0007]提高存储装置的成品率。
[0008][解决问题的技术手段][0009]实施方式的半导体装置具备：衬底；结构体，包含积层在衬底上的多个导电层；以及柱，设置在所述结构体内，且包含朝相对于所述衬底的表面垂直的方向延伸的半导体层；且所述半导体层包含：所述结构体上部侧的第1部分、以及所述第1部分与所述衬底之间的第2部分，所述第1部分的膜厚比所述第2部分的膜厚厚。
附图说明
[0010]图1是表示第1实施方式的半导体装置的构成例的示意图。
[0011]图2是表示第1实施方式的半导体装置的结构例的俯视图。
[0012]图3是表示第1实施方式的半导体装置的结构例的鸟瞰图。
[0013]图4是表示第1实施方式的半导体装置的结构例的剖视图。
[0014]图5是表示第1实施方式的半导体装置的结构例的剖视图。
[0015]图6是表示第1实施方式的半导体装置的制造方法的一步骤的剖面步骤图。
[0016]图7是表示第1实施方式的半导体装置的制造方法的一步骤的剖面步骤图。
[0017]图8是表示第1实施方式的半导体装置的制造方法的一步骤的剖面步骤图。
[0018]图9是表示第1实施方式的半导体装置的制造方法的一步骤的剖面步骤图。
[0019]图10是表示第1实施方式的半导体装置的制造方法的一步骤的剖面步骤图。
[0020]图11是表示第1实施方式的半导体装置的制造方法的一步骤的剖面步骤图。
[0021]图12是表示第1实施方式的存储装置的制造方法的一步骤的剖面步骤图。
[0022]图13是表示第1实施方式的存储装置的制造方法的一步骤的剖面步骤图。
[0023]图14是表示第1实施方式的存储装置的制造方法的一步骤的剖面步骤图。
[0024]图15是表示第1实施方式的存储装置的制造方法的一步骤的剖面步骤图。
[0025]图16是表示第1实施方式的存储装置的制造方法的一步骤的剖面步骤图。
[0026]图17是表示第1实施方式的存储装置的试验结果的图。
[0027]图18是表示第1实施方式的存储装置的试验结果的图。
[0028]图19是表示第1实施方式的存储装置的试验结果的图。
[0029]图20是表示第1实施方式的存储装置的试验结果的图。
[0030]图21是表示第2实施方式的存储装置的结构例的剖视图。
[0031]图22是表示第2实施方式的存储装置的制造方法的一步骤的剖面步骤图。
[0032]图23是表示第2实施方式的存储装置的制造方法的一步骤的剖面步骤图。
[0033]图24是表示实施方式的存储装置的变化例的剖视图。
[0034]图25是表示实施方式的存储装置的变化例的剖视图。
[0035]图26是表示第3实施方式的存储装置的结构例的剖视图。
[0036]图27是表示第3实施方式的存储装置的制造方法的一步骤的剖面步骤图。
[0037]图28是表示第3实施方式的存储装置的制造方法的一步骤的剖面步骤图。
[0038]图29是表示第3实施方式的存储装置的制造方法的一步骤的剖面步骤图。
[0039]图30是表示第3实施方式的存储装置的制造方法的一步骤的剖面步骤图。
[0040]图31是表示第3实施方式的存储装置的制造方法的一步骤的剖面步骤图。
[0041]图32是表示第4实施方式的存储装置的结构例的剖视图。
[0042]图33是表示第4实施方式的存储装置的制造方法的一步骤的剖面步骤图。
[0043]图34是表示第4实施方式的存储装置的制造方法的一步骤的剖面步骤图。
[0044]图35是表示第4实施方式的存储装置的制造方法的一步骤的剖面步骤图。
[0045]图36是表示第4实施方式的存储装置的制造方法的一步骤的剖面步骤图。
[0046]图37是表示第4实施方式的存储装置的制造方法的一步骤的剖面步骤图。
[0047]图38是表示第4实施方式的存储装置的制造方法的一步骤的剖面步骤图。
[0048]图39是表示第4实施方式的存储装置的制造方法的一步骤的剖面步骤图。
[0049]图40是表示第4实施方式的存储装置的制造方法的一步骤的剖面步骤图。
[0050]图41是表示第4实施方式的存储装置的制造方法的一步骤的剖面步骤图。
[0051]图42是表示第4实施方式的存储装置的制造方法的一步骤的剖面步骤图。
[0052]图43是表示第4实施方式的存储装置的制造方法的一步骤的俯视图。
[0053]图44是表示第4实施方式的存储装置的变化例的剖视图。
具体实施方式
[0054]参照图1至图25，对实施方式的存储装置及存储装置的制造方法进行说明。
[0055]以下，一边参照附图，一边对本实施方式详细地说明。在以下的说明中，对具有同一功能及构成的要素赋予同一符号。此外，在以下的各实施方式中，在末尾附加有伴随有用于区别化的数字/英文字母的参考符号的构成要素(例如字线WL、位线BL、各种电压及信号等)在可不相互区别时使用省略末尾的数字/英文字母的记载(参考符号)。
[0056](1)第1实施方式
[0057]参照图1至图20，对第1实施方式的存储装置及存储装置的制造方法进行说明。
[0058](a)构成例
[0059]图1是表示本实施方式的存储装置的构成的方块图。
[0060]图1的存储装置(半导体存储器)1例如由外部的存储器控制器2控制。存储器控制
器2根据来自主机装置(例如处理器)9的各种要求，执行用于控制存储装置1的动作的各种处理。
[0061]存储装置1例如是NAND型闪速存储器。NAND型闪速存储器1可非易失地存储数据。
[0062]如图1所示，NAND型闪速存储器(以下也简单地称为闪速存储器)1包含例如存储单元阵列10、指令寄存器11、地址寄存器12、定序器13、驱动器14、行解码器15、以及读出放大器16。
[0063]存储单元阵列10包含多个块BLK0～BLKn(n为1以上的整数)。在存储单元阵列10内设置有多条位线及多条字线。块BLK是非易失性存储单元的集合。块BLK例如作为数据的抹除单位使用。各存储单元与1条位线及1条字线建立关联。对存储单元阵列10的详细构成，在后文叙述。
[0064]指令寄存器11保持闪速存储器1从存储器控制器2接收到的指令CMD。指令CMD例如包含使定序器13执行读出动作本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种存储装置，具备：衬底；结构体，包含积层在衬底上的多个导电层；以及柱，设置在所述结构体内，且包含朝相对于所述衬底的表面垂直的方向延伸的半导体层；且所述半导体层包含所述结构体上部侧的第1部分、以及所述第1部分与所述衬底之间的第2部分；所述第1部分的膜厚比所述第2部分的膜厚厚。2.根据权利要求1所述的存储装置，其中所述半导体层包含所述第2部分与所述衬底之间的第3部分；且所述第3部分的膜厚比所述第2部分的膜厚薄。3.根据权利要求1所述的存储装置，其中所述第1部分的杂质浓度比所述第2部分的杂质浓度高。4.根据权利要求1所述的存储装置，其中所述第1部分是非晶层或微晶层，所述第2部分是多晶层。5.根据权利要求2所述的存储装置，其中所述第1部分包含选自硼(B)、碳(C)、锗(Ge)、氩(Ar)、氙(Xe)、氟(F)、以及BF2中的至少一种。6.根据权利要求2所述的存储装置，其中所述第1部分的粒径比所述第2部分的粒径小。7.根据权利要求1所述的存储装置，其中所述第1部分及所述第2部分均是多晶层。8.根据权利要求7所述的存储装置，其中所述第1部分包含选自硼(B)、磷(P)、氩(Ar)、以及BF2中的至少一种。9.根据权利要求7所述的存储装置，其中所述第1部分的粒径比所述第2部分的粒径大。10.根据权利要求1所述的存储装置，其中所述柱包含芯层、以及气隙；且所述气隙设置在所述芯层内；相对于所述衬底的表面垂直的方向上的所述气隙的上端位于比所述第1部分更靠所述衬底侧。11.一种存储装置，具备：衬底；结构体，包含积层在衬底上...
【专利技术属性】
技术研发人员：内村康宏，滨田龙文，五月女真一，九鬼知博，大岛康礼，有隅修，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。