包括栅极层和竖直结构的半导体器件制造技术

一种半导体器件包括：衬底上的竖直结构；以及衬底上的层间绝缘层和栅极层，其中，栅极层顺序堆叠在存储单元阵列区中并延伸到延伸区中，栅极层在延伸区中具有呈阶梯结构的焊盘区，第一竖直结构的表面面对栅极层，第二竖直结构的表面面对至少一个栅极层，第一竖直结构包括第一芯图案、第一半导体层和焊盘图案，第二竖直结构包括第二芯图案和第二半导体层，每个芯图案包括绝缘材料，并且第二半导体层的上表面和第二芯图案的上表面距衬底比第一芯图案的上表面距衬底更远。

【技术实现步骤摘要】
包括栅极层和竖直结构的半导体器件相关申请的交叉引用于2019年7月5日向韩国知识产权局提交的题为“包括栅极层和竖直结构的半导体器件及其形成方法”的韩国专利申请No.10-2019-0081435通过全文引用一并于此。
实施例涉及一种包括栅极层和竖直结构的半导体器件以及形成该半导体器件的方法。
技术介绍
为了增强产品的价格竞争力，可以提高半导体器件的集成度。为了提高半导体器件的集成密度，已经考虑了其中存储单元三维布置而不是二维布置的半导体器件。
技术实现思路
实施例可以通过提供一种半导体器件来实现，该半导体器件包括：衬底上的第一竖直结构；衬底上的第二竖直结构；以及交替重复堆叠在衬底上的层间绝缘层和栅极层，其中，栅极层顺序堆叠在衬底的存储单元阵列区中并且延伸到衬底的与衬底的存储单元阵列区相邻的延伸区中，栅极层在延伸区中具有被布置成具有阶梯结构的焊盘区，第一竖直结构的侧表面面对存储单元阵列区中的栅极层，第二竖直结构的侧表面面对延伸区中的至少一个栅极层，第一竖直结构包括第一芯图案、第一芯图案的侧表面上的第一半导体层和第一芯图本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n衬底上的第一竖直结构；/n所述衬底上的第二竖直结构；以及/n交替重复堆叠在所述衬底上的层间绝缘层和栅极层，/n其中：/n所述栅极层顺序堆叠在所述衬底的存储单元阵列区中并且延伸到所述衬底的与所述衬底的所述存储单元阵列区相邻的延伸区中，/n所述栅极层在所述延伸区中具有被布置成具有阶梯结构的焊盘区，/n所述第一竖直结构的侧表面面对所述存储单元阵列区中的所述栅极层，/n所述第二竖直结构的侧表面面对所述延伸区中的至少一个所述栅极层，/n所述第一竖直结构包括第一芯图案、所述第一芯图案的侧表面上的第一半导体层和所述第一芯图案的上表面上的焊盘图案，/n所述第二竖直结构包括第二芯图...

【技术特征摘要】
20190705 KR 10-2019-00814351.一种半导体器件，包括：
衬底上的第一竖直结构；
所述衬底上的第二竖直结构；以及
交替重复堆叠在所述衬底上的层间绝缘层和栅极层，
其中：
所述栅极层顺序堆叠在所述衬底的存储单元阵列区中并且延伸到所述衬底的与所述衬底的所述存储单元阵列区相邻的延伸区中，
所述栅极层在所述延伸区中具有被布置成具有阶梯结构的焊盘区，
所述第一竖直结构的侧表面面对所述存储单元阵列区中的所述栅极层，
所述第二竖直结构的侧表面面对所述延伸区中的至少一个所述栅极层，
所述第一竖直结构包括第一芯图案、所述第一芯图案的侧表面上的第一半导体层和所述第一芯图案的上表面上的焊盘图案，
所述第二竖直结构包括第二芯图案和所述第二芯图案的侧表面上的第二半导体层，
所述第一芯图案和所述第二芯图案各自包括绝缘材料，以及
所述第二半导体层的上表面和所述第二芯图案的上表面距所述衬底比所述第一芯图案的所述上表面距所述衬底更远。


2.根据权利要求1所述的半导体器件，还包括：
上绝缘层；以及
穿透所述上绝缘层并电连接到所述焊盘图案的接触插塞，
其中，所述上绝缘层覆盖所述第二竖直结构的整个上表面。


3.根据权利要求2所述的半导体器件，其中：
所述接触插塞的宽度小于所述第一竖直结构的上表面的宽度，以及
所述上绝缘层覆盖所述第一竖直结构的所述上表面的一部分。


4.根据权利要求1所述的半导体器件，其中，所述第二半导体层的所述上表面与所述第二芯图案的所述上表面彼此共面。


5.根据权利要求1所述的半导体器件，其中，所述焊盘图案的上表面与所述第二芯图案的所述上表面共面。


6.根据权利要求1所述的半导体器件，其中：
所述第一半导体层延伸到所述焊盘图案的侧表面，以及
所述第一半导体层的上表面与所述焊盘图案的上表面共面。


7.根据权利要求1所述的半导体器件，其中，所述焊盘图案的宽度大于所述第一芯图案的宽度。


8.根据权利要求1所述的半导体器件，其中，所述焊盘图案的宽度大于所述第二芯图案的宽度。


9.根据权利要求1所述的半导体器件，其中：
所述第一半导体层包括：
覆盖所述第一芯图案的侧表面的第一部分；以及
覆盖所述焊盘图案的侧表面的第二部分，以及
所述第一半导体层的所述第二部分的厚度小于所述第一半导体层的所述第一部分的厚度。


10.根据权利要求9所述的半导体器件，其中，所述第一半导体层的所述第二部分的厚度小于在与所述第一半导体层的所述第二部分相同的高度处的所述第二半导体层的厚度。


11.一种半导体器件，包括：
衬底上的堆叠结构，所述堆叠结构包括在垂直于所述衬底的上表面的竖直方向上彼此间隔开的多个栅极层；
所述堆叠结构上的覆盖结构；
所述覆盖结构上的上绝缘层；
穿透所述堆叠结构的第一区并且延伸到所述覆盖结构中的第一竖直结构；
穿透所述堆叠结构的第二区并且延伸到所述覆盖结构中的第二竖直结构，所述堆叠结构的所述第二区与所述堆叠结构的所述第一区相邻；以及
穿透所述上绝缘层的接触插塞，
其中：
所述第一竖直结构包括第一芯图案、所述第一芯图案的侧表面上的第一半导体层和所述第一芯图案的上表面上的焊盘图案，
所述第二竖直结构包括第二芯图案和所述第二芯图案的侧表面上的第二半导体层，
所述焊盘图案电连接到所述接触插塞，以及
所述上绝缘层与所述第二半导体层和所述第二芯图案接触。


12.根据权利要求11所述的半导体器件，其中：
所述多个栅极层在所述竖直方向上顺序堆叠在所述堆叠结构的所述第一区中，以及
所述多个栅极层具有从所述堆叠结构的所述第一区延伸到所述堆叠结构的所述第二区以在所述堆叠结构的所述第二区中具有阶梯结构的栅极焊盘区。


13.根据权利要求11所述的半导体器件，其中：
所述第一竖直结构还包括第一介电结构，
所述第二竖直结构还包括第二介电结构，
所述第一半导体层的至少一部分在所述第一介电结构与所述第一芯图案之间，以及
所述第二半导体层的至少一部分在所述第二介电结构与所述第二芯图案之间。


14.根据权利要求13所述的半导体器件，其中，所述第一介电结构和所述第二介电结构各自包括第一栅极介电层、第二栅极介电层以及所述第一栅极介电层与所述第二栅极介电层之间的数据存储层。


15.根据权利要求13所述的半导体器件，其中，所述第一介电结构和所述第二介电结构各自包括第一栅极介电层、第二栅极介电层以及所述第一栅极介电层与所述第二栅极介电层之间的数据存储图案，以及
所述数据存储图案在所述竖直方向上彼此间隔开。

<...

【专利技术属性】
技术研发人员：金俊亨，千志成，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR