半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：形成基底，所述基底包括衬底以及凸出于所述衬底的半导体柱；在所述衬底上形成源掺杂层，所述源掺杂层包围所述半导体柱的部分侧壁；形成包围所述源掺杂层露出的半导体柱部分侧壁的栅极结构，所述栅极结构露出所述半导体柱的顶部；在所述半导体柱的顶部形成漏掺杂层。本发明专利技术实施例有利于提升半导体结构的性能。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高集成度的方向发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，为了适应工艺节点的减小，不得不断缩短晶体管的沟道长度。晶体管沟道长度的缩短具有增加芯片的管芯密度，增加开关速度等好处。然而随着沟道长度的缩短，晶体管源极与漏极间的距离也随之缩短，栅极对沟道的控制能力变差，使亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(short-channeleffects，SCE)更容易发生，晶体管的沟道漏电流增大。因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡，如全包围栅极(Gate-all-around，GAA)晶体管。全包围栅极晶体管中，栅极从四周包围沟道所在的区域，与平面晶体管相本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：/n形成基底，所述基底包括衬底以及凸出于所述衬底的半导体柱；/n在所述衬底上形成源掺杂层，所述源掺杂层包围所述半导体柱的部分侧壁；/n形成包围所述源掺杂层露出的半导体柱部分侧壁的栅极结构，所述栅极结构露出所述半导体柱的顶部；/n在所述半导体柱的顶部形成漏掺杂层。/n

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
形成基底，所述基底包括衬底以及凸出于所述衬底的半导体柱；
在所述衬底上形成源掺杂层，所述源掺杂层包围所述半导体柱的部分侧壁；
形成包围所述源掺杂层露出的半导体柱部分侧壁的栅极结构，所述栅极结构露出所述半导体柱的顶部；
在所述半导体柱的顶部形成漏掺杂层。


2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述基底的步骤中，所述半导体柱的侧壁上形成有保护层，所述保护层露出所述半导体柱靠近所述衬底一侧的部分侧壁；
形成所述源掺杂层的步骤中，所述源掺杂层包围所述保护层露出的半导体柱的侧壁；
形成所述源掺杂层后，形成所述栅极结构之前，还包括：去除所述保护层。


3.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述基底的步骤包括：形成初始基底，所述初始基底包括初始衬底和凸出于所述初始衬底的顶部半导体柱；
在所述顶部半导体柱的侧壁上形成所述保护层；
刻蚀所述保护层露出的部分厚度所述初始衬底，形成所述衬底、以及位于所述衬底和顶部半导体柱之间的底部半导体柱，所述底部半导体柱和顶部半导体柱用于构成所述半导体柱。


4.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述衬底上形成源掺杂层后，形成包围所述源掺杂层露出的半导体柱部分侧壁的栅极结构之前，还包括：在所述半导体柱露出的所述源掺杂层上形成隔离层，所述隔离层覆盖所述半导体柱的部分侧壁。


5.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述基底的步骤中，所述半导体柱的顶部上形成有半导体柱掩膜层，所述半导体柱掩膜层的材料与所述保护层的材料相同；
去除所述保护层的步骤中，去除所述半导体柱掩膜层。


6.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述保护层的步骤中，所述保护层的厚度为3纳米至8纳米。


7.如权利要求3所述的半导体结构的形成方法，其特征在于，形成所述保护层的步骤包括：形成保形覆盖所述初始衬底和顶部半导体柱的保护膜；沿垂直于所述初始衬底表面的方向刻蚀所述保护膜，保留位于所述顶部半导体柱侧壁上的剩余所述...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31