半导体器件及其制造方法技术

半导体器件包括衬底、绝缘结构和栅极堆叠件。该衬底具有至少一个半导体鳍。该绝缘结构设置在衬底之上并且与半导体鳍分隔开以在其间形成间隙。该绝缘结构具有面向半导体鳍的侧壁。该栅极堆叠件覆盖至少部分半导体鳍并且至少设置在绝缘结构和半导体鳍之间的间隙中。该栅极堆叠件包括高k介电层和栅电极。高k介电层覆盖半导体鳍而留下绝缘结构的侧壁未被覆盖。栅电极设置在高k介电层之上并且至少位于绝缘结构和半导体鳍之间的间隙中。本发明专利技术的实施例还涉及半导体器件的制造方法。

【技术实现步骤摘要】
半导体器件及其制造方法本申请是2016年08月10日提交的标题为“半导体器件及其制造方法”、专利申请号为201610651669.6的分案申请。
本专利技术的实施例涉及集成电路器件，更具体地，涉及半导体器件及其制造方法。
技术介绍
随着半导体工业在追求更高的器件密度、更高的性能和更低的成本的过程中进入纳米技术工艺节点，来自制造和设计问题的挑战已经引起了诸如鳍式场效应晶体管(FinFET)的三维设计的发展。FinFET包括在垂直于衬底的平面的方向上突出于衬底之上的延伸的半导体鳍。在这个垂直鳍中形成FET的沟道。在鳍上方(例如，包裹)提供栅极。FinFET还可以减小短沟道效应。
技术实现思路
本专利技术的实施例提供了一种半导体器件，包括：衬底，具有至少一个半导体鳍；绝缘结构，设置在所述衬底之上并且与所述半导体鳍分隔开以在所述绝缘结构和所述半导体鳍之间形成间隙，其中，所述绝缘结构具有面向所述半导体鳍的侧壁；以及栅极堆叠件，覆盖至少部分所述半导体鳍并且至少设置在所述绝缘结构和所述半导体鳍之间的所述间隙中，其中，所述栅极堆叠件本文档来自技高网...

【技术保护点】
1.一种用于制造半导体器件的方法，包括：/n在衬底上方形成绝缘结构，其中，所述衬底具有与所述绝缘结构分离的半导体鳍；/n在所述半导体鳍上方和绝缘结构的面向所述半导体鳍的侧壁上方沉积高k介电层；/n蚀刻所述高k介电层的沿所述绝缘结构的侧壁延伸的第一部分，其中，所述高k介电层的第二部分保留在所述半导体鳍上方；以及/n在所述高k介电层的所述第二部分上方沉积栅电极。/n

【技术特征摘要】
20151020 US 14/887,8731.一种用于制造半导体器件的方法，包括：
在衬底上方形成绝缘结构，其中，所述衬底具有与所述绝缘结构分离的半导体鳍；
在所述半导体鳍上方和绝缘结构的面向所述半导体鳍的侧壁上方沉积高k介电层；
蚀刻所述高k介电层的沿所述绝缘结构的侧壁延伸的第一部分，其中，所述高k介电层的第二部分保留在所述半导体鳍上方；以及
在所述高k介电层的所述第二部分上方沉积栅电极。


2.根据权利要求1所述的方法，还包括：
在沉积所述栅电极之前，在所述高k介电层上方沉积金属层。


3.根据权利要求2所述的方法，其中，在沉积所述金属层之后，执行对所述高k介电层的所述第一部分的蚀刻。


4.根据权利要求3所述的方法，还包括：
蚀刻所述绝缘结构的所述侧壁上方的所述金属层的一部分。


5.根据权利要求1所述的方法，还包括：
在所述半导体鳍上形成伪层；
在所述伪层的侧壁上方形成间隔件；
蚀刻所述伪层以在所述伪层中形成孔，所述孔与所述半导体鳍分离，其中，执行形成绝缘结构的步骤，使得在所述孔中形成所述绝缘结构；以及
去除所述伪层以形成开口，其中，执行沉积所述高k介电层的步骤，使得所述高k介电层沉积在所述开口中。


6.根据权利要求5所述的方法，其中，执行沉积所述高k介电层的步骤，使得所述高k介电层沉积在所述间隔件的面向所述开口的侧壁上方。


7.根据权利要求6所述的方法，其中，执行对所述高k介电层的所述第一部分的蚀刻，使得蚀刻所述高k介电...

【专利技术属性】
技术研发人员：张哲诚，林志翰，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71