半导体结构及其形成方法技术

一种半导体结构及其形成方法，方法包括：提供衬底；在衬底上形成源掺杂层；在源掺杂层上形成半导体柱；在半导体柱的顶部一侧，形成覆盖半导体柱顶部并包围半导体柱部分侧壁的漏掺杂层；形成包围半导体柱的部分侧壁且露出漏掺杂层的栅极结构；形成栅极结构后，在漏掺杂层的顶部形成漏极插塞，漏极插塞电连接漏掺杂层。本发明专利技术形成覆盖所述半导体柱顶部并包围所述半导体柱部分侧壁的漏掺杂层，使得漏掺杂层的宽度变大，这相应增大了漏掺杂层的顶部表面积，从而增大了形成漏极插塞的工艺窗口，易于使漏极插塞形成在漏掺杂层的顶部，且提高了漏极插塞与漏掺杂层的电连接效果，从而提高了VGAA晶体管的性能。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高集成度的方向发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。随着沟道长度的减小，栅极结构对沟道的控制能力变弱，从而引起亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(shortchanneleffect，SCE)。为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡，如全包围栅极(gate-all-around，GAA)晶体管。在全包围栅极晶体管中，栅极结构环绕沟道区域，与平面晶体管相比，全包围栅极晶体管的栅极结构对沟道的控制能力更强，能够更好地抑制短沟道效应。全包围栅极晶体管包括横向全包围栅极(lateralgate-all-around，LGAA)晶体管和垂直全包围栅极(verticalgate-all-around，VGAA)晶体管。其中，VGAA晶体管的沟道在本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：/n提供衬底；/n在所述衬底上形成源掺杂层；/n在所述源掺杂层上形成半导体柱；/n在所述半导体柱的顶部一侧，形成覆盖所述半导体柱顶部并包围所述半导体柱部分侧壁的漏掺杂层；/n形成包围所述半导体柱的部分侧壁且露出所述漏掺杂层的栅极结构；/n形成所述栅极结构后，在所述漏掺杂层的顶部形成漏极插塞，所述漏极插塞电连接所述漏掺杂层。/n

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底上形成源掺杂层；
在所述源掺杂层上形成半导体柱；
在所述半导体柱的顶部一侧，形成覆盖所述半导体柱顶部并包围所述半导体柱部分侧壁的漏掺杂层；
形成包围所述半导体柱的部分侧壁且露出所述漏掺杂层的栅极结构；
形成所述栅极结构后，在所述漏掺杂层的顶部形成漏极插塞，所述漏极插塞电连接所述漏掺杂层。


2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述漏掺杂层的步骤中，所述漏掺杂层包围的半导体柱高度为2nm至6nm。


3.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述漏掺杂层的步骤中，所述漏掺杂层的厚度为2nm至5nm。


4.如权利要求1所述的半导体结构的形成方法，其特征在于，通过选择性外延工艺，形成所述漏掺杂层。


5.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述半导体柱后，形成所述漏掺杂层之前，还包括：在所述半导体柱露出的所述源掺杂层上形成保护层，所述保护层覆盖所述半导体柱的部分侧壁；
形成所述漏掺杂层的步骤中，所述漏掺杂层覆盖所述保护层露出的半导体柱。


6.如权利要求5所述的半导体结构的形成方法，其特征在于，形成所述保护层的步骤包括：
在所述半导体柱露出的所述源掺杂层上形成保护材料层；
回刻蚀部分厚度的保护材料层，露出所述半导体柱的部分侧壁，剩余所述保护材料层作为所述保护层。


7.如权利要求5所述的半导体结构的形成方法，其特征在于，所述保护层的材料为介电材料；
在形成所述漏掺杂层后，形成所述栅极结构之前，还包括：回刻蚀部分厚度的所述保护层，露出所述半导体柱的部分侧壁，剩余所述保护层作为隔离层。


8.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述栅极结构后，所述栅极结构顶部低于所述漏掺杂层底部。


9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述栅极结构顶部至所述漏掺杂层底部的距离为3nm至5nm。
...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31