【技术实现步骤摘要】
一种内嵌电感的TSV结构及其制备方法
本专利技术属于集成电路封装领域，具体涉及一种内嵌电感的TSV结构及其制备方法。
技术介绍
随着集成电路工艺技术的高速发展，微电子封装技术逐渐成为制约半导体技术发展的主要因素。为了实现电子封装的高密度化，获得更优越的性能和更低的总体成本，技术人员研究出一系列先进的封装技术。其中三维封装技术具有良好的电学性能以及较高的可靠性，同时能实现较高的封装密度，被广泛应用于各种高速电路以及小型化系统中。硅通孔(TSV)技术是三维集成电路中堆叠芯片实现互连的一种新技术，通过在硅圆片上制作出许多垂直互连TSV结构来实现不同芯片之间的电互连。TSV技术能够使芯片在三维方向堆叠的密度最大、芯片之间的互连线最短、外形尺寸最小，并且大大改善芯片速度和低功耗的性能，是目前电子封装技术中最引人注目的一种技术。然而目前所制备的TSV结构，其功能局限在作为上下芯片之间的互连通道，并没有其它的功能。由于TSV结构具有较大的深宽比，所以具有较大的比表面积，这是制备高数值电感的良好基底。作为集成电路中一种重要的无源器件...
【技术保护点】
1.一种内嵌电感的TSV结构，其特征在于，/n包括：/n硅衬底(200)，其形成有通孔；/n电感，由多层以S形相连接的金属电极构成，覆盖所述通孔表面；各层金属电感之间形成有屏蔽介质，且所述电感与所述通孔表面间形成有屏蔽介质；/nTSV互连结构，包括铜扩散阻挡层(204)、第一铜籽晶层(205)以及铜金属层(206)，形成在所述通孔的侧壁，其中，所述第一铜籽晶层(205)覆盖所述铜扩散阻挡层(204)表面；所述铜金属层(206)覆盖所述第一铜籽晶层(205)表面，并完全填充所述通孔；/n第一隔离介质(203)，形成在所述电感与所述TSV互连结构之间；/n第一沟槽结构，贯穿所述...
【技术特征摘要】
1.一种内嵌电感的TSV结构，其特征在于，
包括：
硅衬底(200)，其形成有通孔；
电感，由多层以S形相连接的金属电极构成，覆盖所述通孔表面；各层金属电感之间形成有屏蔽介质，且所述电感与所述通孔表面间形成有屏蔽介质；
TSV互连结构，包括铜扩散阻挡层(204)、第一铜籽晶层(205)以及铜金属层(206)，形成在所述通孔的侧壁，其中，所述第一铜籽晶层(205)覆盖所述铜扩散阻挡层(204)表面；所述铜金属层(206)覆盖所述第一铜籽晶层(205)表面，并完全填充所述通孔；
第一隔离介质(203)，形成在所述电感与所述TSV互连结构之间；
第一沟槽结构，贯穿所述第一隔离介质(203)和各层金属电极和屏蔽介质，使底层金属电极漏出；第二沟槽结构，贯穿所述第一隔离介质(203)，使顶层金属电极漏出；
电感的第一端金属接触，包括覆盖所述第一沟槽结构表面的第一粘附层(207)，覆盖所述第一粘附层(207)的第二铜籽晶层(208)，以及覆盖所述第二铜籽晶层(208)的第一端金属接触凸点(210)；
电感的第二端金属接触，包括覆盖所述第二沟槽结构表面的第一粘附层(207)，覆盖所述第一粘附层(207)的第二铜籽晶层(208)，以及覆盖所述第二铜籽晶层(208)的第二端金属接触凸点(211)；
第二隔离介质(213)，覆盖除TSV互连结构底部外的所述硅衬底(200)的背面；
TSV互连结构的顶部金属接触，包括第一粘附层(207)，第二铜籽晶层(208，和顶部金属接触凸点(212)，覆盖所述TSV互连结构的顶部；
TSV互连结构的底部金属接触，包括第二粘附层(214)，第三铜籽晶层(215)，和底部金属接触凸点(216)，覆盖所述TSV互连结构的底部。
2.根据权利要求1所述的内嵌电感的TSV结构，其特征在于，
所述屏蔽介质为SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种。
3.根据权利要求1所述的内嵌电感的TSV结构，其特征在于，
所述金属电极为TaN、TiN、WN、MoN、Ni和Ru的至少一种。
4.一种内嵌电感的TSV结构制备方法，其特征在于，
包括以下步骤：
刻蚀硅衬底(200)形成硅盲孔，并在所述硅盲孔表面交替沉积多...
【专利技术属性】
技术研发人员：朱宝，陈琳，孙清清，张卫，
申请(专利权)人：复旦大学，上海集成电路制造创新中心有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。