背板制造技术

本实用新型专利技术提供一种背板。所述背板包括衬底基板、行列交错的栅线、数据线和电源线，以及，阵列分布的像素结构；所述像素结构包括驱动晶体管、与所述驱动晶体管连接的开关晶体管，以及，与所述驱动晶体管连接的像素电极，所述栅线和所述数据线分别与所述开关晶体管连接，所述电源线与所述驱动晶体管连接；在同一行像素结构或同一列像素结构中，在第2n‑1个像素结构和第2n个像素结构之间设置有电源线，所述电源线与所述第2n‑1个像素结构中的驱动晶体管的源极连接，所述电源线与所述第2n个像素结构中的驱动晶体管的源极连接；n为正整数。本实用新型专利技术可以节省像素面积，进而能够通过节省下来的像素面积合理布局像素结构中的驱动晶体管。

【技术实现步骤摘要】
背板
本技术涉及显示
或3D打印
，尤其涉及一种背板。
技术介绍
在现有技术中，在制作显示
或3D打印技术背板时，当背板中的像素结构占用的像素区域的尺寸较小时，不能节省像素面积，进而不能通过节省下来的像素面积合理布局像素结构中的驱动晶体管。
技术实现思路
本技术的目的之一在于提供一种背板，提供一种背板像素结构设计，提高像素对像素电极或3D打印阳极的驱动能力以及减小像素结构占用面积以提高像素分辨率。本技术提供了一种背板，包括衬底基板、设置于所述衬底基板上的行列交错的栅线、数据线和电源线，以及，设置于所述衬底基板上的阵列分布的像素结构；所述像素结构包括驱动晶体管、与所述驱动晶体管连接的开关晶体管，以及，与所述驱动晶体管连接的像素电极，所述栅线和所述数据线分别与所述开关晶体管连接，所述电源线与所述驱动晶体管连接；在同一行像素结构或同一列像素结构中，在第2n-1个像素结构和第2n个像素结构之间设置有电源线，所述电源线与所述第2n-1个像素结构中的驱动晶体管的源极和所述第2n个像素结构中的驱动晶体管的源极连接；n为正整数。与现有技术相比，本技术实施例所述的背板可以节省像素面积，进而能够通过节省下来的像素面积合理布局像素结构中的驱动晶体管。附图说明图1a是本技术至少一实施例所述的背板中的像素结构的一实施例的电路图；图1b是本技术至少一实施例所述的背板中的多个像素结构的电路示意图；图2是本技术至少一实施例所述的背板的一种布局示意图；<br>图3是本技术至少一实施例所述的背板的另一种布局示意图；图4和图5是图2中的栅金属层的俯视图；图6是图2中的有源层的俯视图；图7是图2中的源漏金属层的俯视图；图8是图3中的导电层的俯视图；图9是所述导电层的一实施例的俯视图；图10是图2中的电容电极层的俯视图；图11是图2中的像素电极层的俯视图；图12是在图3所示的背板的实施例的基础上增加对各过孔的标号的示意图；图13是在图3的基础上增加了A-A’截面线的示意图；图14是图13所示的背板的A-A’方向上的截面图；图15A是本技术至少一实施例所述的背板的一种布局示意图；图15B是图15A所示的背板的B-B’方向上的截面图；图16是图3所示的背板的实施例采用的另一种导电层的俯视图。具体实施方式下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。本申请提供的背板至少可以用于3D打印系统中的打印背板，该背板上包含有打印阳极，呈阵列分布，背板驱动阳极实现3D打印。或者本申请提供的背板至少可以用于显示领域，驱动像素电极实现液晶显示或OLED显示。本技术实施例所述的背板可以包括包括设置于衬底基板上的像素结构；如图1a所示为一个像素结构的等效电路图，图1b所示为多个阵列分布的像素结构的等效电路图。图1a所示所述像素结构的等效电路图包括驱动晶体管T1、开关晶体管T2、存储电容C1和像素电极10；所述驱动晶体管T1的栅极G1与所述存储电容C1的第一极板C1a电连接，所述驱动晶体管T1的源极S1与电源线V1电连接，所述驱动晶体管T1的漏极D1与所述像素电极10电连接；所述开关晶体管T2的栅极G2与栅线G0电连接，所述开关晶体管T2的源极S2与数据线D0电连接，所述开关晶体管T2的漏极D2与所述存储电容C1的第一极板C1a电连接；所述存储电容C1的第二极板C1b与所述像素电极10电连接。如图1a所示的像素结构的实施例在工作时，在所述栅线G0提供的栅极驱动信号的控制下，T2打开，以将数据线D0上的数据电压提供至T1的栅极，T1在其栅极的电位的控制下，控制所述电源线V1与所述像素电极10之间连通或断开；C1用于维持T1的栅极的电位。图1b中TFT1为开关晶体管，TFT2为驱动晶体管，标号为Gate的为栅线，标号为VDD的为电源线，标号为Data的为数据线，标号为C的为存储电容。本技术实施例所述的背板包括衬底基板、设置于所述衬底基板上的行列交错的栅线、数据线和电源线，以及，设置于所述衬底基板上的阵列分布的像素结构；所述像素结构包括驱动晶体管、与所述驱动晶体管连接的开关晶体管，以及，与所述驱动晶体管连接的像素电极；所述栅线和所述数据线分别与所述开关晶体管连接，所述电源线与所述驱动晶体管连接；在同一行像素结构或同一列像素结构中，在第2n-1个像素结构和第2n个像素结构之间设置有电源线，所述电源线与所述第2n-1个像素结构中的驱动晶体管的源极和所述第2n个像素结构中的驱动晶体管的源极连接；n为大于或等于1的正整数。在具体实施时，第2n-1个像素结构和第2n个像素结构共用一条所述电源线，可以节省像素面积，进而能够通过节省下来的像素面积合理布局像素结构中的驱动晶体管。在具体实施时，在同一行像素结构中，第2n-1个像素结构可以为位于该行第2n-1列的像素结构，第2n个像素结构可以为位于该行第2n列的像素结构，但不以此为限；在同一列像素结构中，第2n-1个像素结构可以为位于该列第2n-1行的像素结构，第2n个像素结构可以为位于该列第2n行的像素结构，但不以此为限。可选的，所述第2n-1个像素结构和所述第2n个像素结构为位于同一行或位于同一列的两个相邻的像素结构；所述第2n-1个像素结构中的驱动晶体管为第一驱动晶体管，所述第2n个像素结构中的驱动晶体管为第二驱动晶体管；所述电源线与所述第一驱动晶体管的源极位于不同层，所述电源线与所述第二驱动晶体管的源极位于不同层，所述电源线通过过孔与所述第一驱动晶体管的源极和所述第二驱动晶体管的源极连接。在具体实施时，两个相邻的像素结构中的第一像素结构中的驱动晶体管为第一驱动晶体管，两个相邻的像素结构中的第二像素结构中的驱动晶体管为第二驱动晶体管，电源线与以上两个驱动晶体管的源极电连接。可选的，所述第一驱动晶体管的源极和所述第二驱动晶体管的源极位于同一层，所述第一驱动晶体管的源极与所述第二驱动晶体管的源极连接，所述电源线与所述源极通过过孔连接的位置为所述第一驱动晶体管的源极和所述第二驱动晶体管的源极连接的位置。在实际操作时，所述第一驱动晶体管的源极和所述第二驱动晶体管的源极可以都位于源漏金属层，所述电源线与第一导电连接部电连接；所述第一驱动晶体管的源极和所述第二驱动晶体管的源极通过第二导电连接部电连接，第一导电连接部和第二导电连接部之间通过过孔连接，第一导电连接部在衬底基板上的正投影与第二导电连接部在衬底基板上的正投影至少部分重叠。在本实本文档来自技高网...

【技术保护点】
1.一种背板，其特征在于，包括衬底基板、设置于所述衬底基板上的行列交错的栅线、数据线和电源线，以及，设置于所述衬底基板上的阵列分布的像素结构；/n所述像素结构包括驱动晶体管、与所述驱动晶体管连接的开关晶体管，以及，与所述驱动晶体管连接的像素电极，所述栅线和所述数据线分别与所述开关晶体管连接，所述电源线与所述驱动晶体管连接；/n在同一行像素结构或同一列像素结构中，在第2n-1个像素结构和第2n个像素结构之间设置有电源线，所述电源线与所述第2n-1个像素结构中的驱动晶体管的源极和所述第2n个像素结构中的驱动晶体管的源极连接；n为大于或等于1的正整数。/n

【技术特征摘要】
1.一种背板，其特征在于，包括衬底基板、设置于所述衬底基板上的行列交错的栅线、数据线和电源线，以及，设置于所述衬底基板上的阵列分布的像素结构；
所述像素结构包括驱动晶体管、与所述驱动晶体管连接的开关晶体管，以及，与所述驱动晶体管连接的像素电极，所述栅线和所述数据线分别与所述开关晶体管连接，所述电源线与所述驱动晶体管连接；
在同一行像素结构或同一列像素结构中，在第2n-1个像素结构和第2n个像素结构之间设置有电源线，所述电源线与所述第2n-1个像素结构中的驱动晶体管的源极和所述第2n个像素结构中的驱动晶体管的源极连接；n为大于或等于1的正整数。


2.根据权利要求1所述的背板，其特征在于，所述第2n-1个像素结构中的驱动晶体管为第一驱动晶体管，所述第2n个像素结构中的驱动晶体管分别为第二驱动晶体管，
所述电源线与所述第一驱动晶体管的源极位于不同层，所述电源线与所述第二驱动晶体管的源极位于不同层，所述电源线通过过孔与所述第一驱动晶体管的源极和所述第二驱动晶体管的源极连接。


3.根据权利要求2所述的背板，其特征在于，所述第一驱动晶体管的源极和所述第二驱动晶体管的源极位于同一层，所述第一驱动晶体管的源极与所述第二驱动晶体管的源极连接，所述电源线与所述源极通过过孔连接的位置为所述第一驱动晶体管的源极和所述第二驱动晶体管的源极连接的位置。


4.根据权利要求1所述的背板，其特征在于，所述栅线沿阵列的行方向延伸，所述数据线与所述电源线沿阵列的列方向延伸；第2n个像素结构和第2n+1个像素结构之间设置有分别与所述第2n个像素结构和第2n+1个像素结构中的开关晶体管连接的两条数据线；第2n-1个像素结构和第2n-2个像素结构之间设置有分别与所述第2n-1个像素结构和第2n-2个像素结构中的开关晶体管连接的两条数据线。


5.根据权利要求4所述的背板，其特征在于，在所述像素结构所在的像素区域中，所述驱动晶体管和所述开关晶体管沿列方向依次设置；
所述驱动晶体管的栅极在行方向上由所述数据线向所述电源线方向延伸，所述驱动晶体管的栅极在列方向上由上一行像素结构的栅线向所述开关晶体管的方向延伸；
所述驱动晶体管的有源层图形中的沟道的宽度方向与所述行方向一致，所述沟道在所述行方向上，由位于所述像素结构一侧的数据线向位于所述像素结构另一侧的所述电源线延伸；
所述驱动晶体管的源极和所述驱动晶体管的漏极分别沿行方向延伸，且所述驱动晶体管的源极和所述驱动晶体管的漏极沿列方向依次排列；
所述驱动晶体管的栅极与所述开关晶体管的漏极连接，所述驱动晶体管的源极与所述电源线电连接，所述驱动晶体管的漏极与所述像素电极电连接；
所述开关晶体管的源极与所述数据线电连接，所述开关晶体管的栅极与所述栅线电连接。


6.如权利要求5所述的背板，其特征在于，所述栅线具有第一突出部，所述数据线具有第二突出部，所述开关晶体管的栅极为所述第一突出部，所述开关晶体管的源极为所述第二突出部；所述开关晶体管的有源层图形的沟道的宽度方向与所述驱动晶体管的沟道的宽度方向相垂直；
所述开关晶体管的漏极还包括与该漏极连接的延伸部，所述延伸部由所述开关晶体管的方向向所述电源线方向延伸，所述开关晶体管的漏极通过所述延伸部与所述驱动晶体管的栅极连接。


7.如权利要求1或4所述的背板，其特征在于，所述第2n-1个像素结构中的驱动晶体管和所述第2n个像素结构中的驱动晶体管在像素区域中的位置关于所述第2n-1个像素结构和所述第2n个像素结构之间的电源线对称；
所述第2n-1个像素结构中的开关晶体管和所述第2n个像素结构中的开关晶体管在像素区域中的位置关于所述第2n-1个像素结构和所述第2n个像素结构之间的电源线对称。


8.如权利要求5所述的背板，其特征在于，所述驱动晶体管的栅极在列方向的长度大于所述驱动晶体管的有源层图形在列方向的长度，使得所述驱动晶体管的栅极相对于有源层向开关晶体管的方向延伸，所述栅极的延伸部分与所述驱动晶体管的有源层图形在衬底基板上的投影无覆盖区域；
所述驱动晶体管的漏极通过电容电极层与所述像素电极电连接；
所述电容电极层与所述栅极的延伸部分在衬底基板上有重叠区域，所述电容电极层至少与所述栅极的延伸部分构成电容。


9.如权利要求8所述的背板，其特征在于，所述电容电极层位于所述驱动晶体管的漏极与所述像素电极之间，所述电容电极层与所述驱动晶体管的漏极之间设有第一绝缘层，所述电容电极层与所述像素电极之间设有第二绝缘层；
所述电容电极层通过设置于所述第一绝缘层的过孔与所述驱动晶体管的漏极电连接，所述电容电极层通过所述第二绝缘层的过孔与所述像素电极电连接；
其中，所述电容电极层在所述衬底基板上的正投影与所述驱动晶体管的栅极在衬底基板上的正投影有重叠区域。


10.如权利要求9所述的背板，其特征在于，所述电源线与所述电容电极层位于同一层且材料相同。


11.如权利要求8或9所述的背板，其特征在于，还包括依次设置于所述驱动晶体管的漏极与所述电容电极层之间的第一绝缘层、有机树脂层、导电层和第三绝缘层；
所述有机树脂层在所述衬底基板上的正投影覆盖所述有源层图...

【专利技术属性】
技术研发人员：郭怡彤，周健，孙拓，许晓春，
申请(专利权)人：京东方科技集团股份有限公司，
类型：新型
国别省市：北京;11