一种CPU芯片及其设计方法技术

本发明专利技术的实施例公开一种CPU芯片及其设计方法，属于集成电路技术领域，用于解决现有CPU芯片实现ECO时效果不好的问题。所述CPU芯片包括若干个冗余逻辑单元，所述若干个冗余逻辑单元按预定均布策略均布在所述CPU芯片中；所述冗余逻辑单元包括多个逻辑元器件且所述多个逻辑元器件聚拢在一起，所述冗余逻辑单元的输入端与相应的连接悬空输入TIE单元电连接。本发明专利技术适用于所有集成电路芯片设计。

【技术实现步骤摘要】
一种CPU芯片及其设计方法
本专利技术属于集成电路
，尤其涉及一种CPU芯片及其设计方法。
技术介绍
随着集成工艺的发展，CMOS管及金属布线的尺寸越来越小，芯片规模及集成密度越来越高，芯片制造过程中工艺的可靠性及可控性随之降低，在芯片设计过程中通过对设计的改良而提升芯片制造过程中的可靠性的设计方法成为芯片设计领域内一个不可忽视的重要环节。另一方面，芯片流片的费用及成本，也随着集成度的提高而快速增长，因此对成本因素的考量也必须贯穿芯片设计领域的各个方面。而可靠性设计常常是通过在电路中引入冗余设计而提高可靠性，而冗余设计的代价则是成本的提高。兼顾成本因素的可靠性设计逐渐成为这一领域的热点。在电路中加入冗余逻辑单元(sparecell)是提高设计可靠性的一种有效手段，其原理就是在电路的各个区域加入冗余的标准单元，这些单元本身具有一些简单的逻辑功能或是存储功能。当芯片的初始设计在流片完成后的验证中发现问题时(这种问题可能是多方面的，有可能是工艺问题，有可能是版图结构问题，也有可能是由于前期功能验证的不充分而导致的功能问题)，需要通过更改本文档来自技高网...

【技术保护点】
1.一种CPU芯片，其特征在于，包括若干个冗余逻辑单元，所述若干个冗余逻辑单元按预定均布策略均布在所述CPU芯片中；所述冗余逻辑单元包括多个逻辑元器件且所述多个逻辑元器件聚拢在一起，所述冗余逻辑单元的输入端与相应的连接悬空输入TIE单元电连接。/n

【技术特征摘要】
1.一种CPU芯片，其特征在于，包括若干个冗余逻辑单元，所述若干个冗余逻辑单元按预定均布策略均布在所述CPU芯片中；所述冗余逻辑单元包括多个逻辑元器件且所述多个逻辑元器件聚拢在一起，所述冗余逻辑单元的输入端与相应的连接悬空输入TIE单元电连接。


2.根据权利要求1所述的CPU芯片，其特征在于，所述冗余逻辑单元按照预定间距均布在所述CPU芯片中。


3.根据权利要求1所述的CPU芯片，其特征在于，N个所述冗余逻辑单元按照所述CPU芯片的面积均布在所述CPU芯片中；
其中，所述冗余逻辑单元的使用数量N由N＝M*a确定，M为所述CPU芯片中第一逻辑单元的总数量，a为预设比例；所述第一逻辑单元为实现所述CPU芯片功能所需的除所述冗余逻辑单元外的其它逻辑单元。


4.根据权利要求1所述的CPU芯片，其特征在于，所述冗余逻辑单元包括：缓冲器、反相器、选择器、寄存器和ECO逻辑单元；所述缓冲器、反相器、选择器、寄存器和ECO逻辑单元通过预定摆放策略聚拢在一起。


5.根据权利要求4所述的冗余逻辑单元，其特征在于，所述预定摆放策略为：
将所述缓冲器和反相器摆放在第一行，且所述缓冲器设置于所述反相器左侧；
将所述选择器和寄存器摆放在第二行，且所述选择器设置于所述寄存器左侧；
将所述ECO逻辑单元摆放在第三行。


6.一种CPU芯片的设计方法，其特征在于，在执行芯片设计流程的布局规划Floorplan步骤的时候，在布局第一逻辑单元之前，包括：
将若干个预设冗余逻辑单...

【专利技术属性】
技术研发人员：沈琪，晋大师，王毓千，
申请(专利权)人：海光信息技术股份有限公司，
类型：发明
国别省市：天津;12