PCIE信号PIN相邻层挖空设计方法、系统、装置及存储介质制造方法及图纸

本申请公开了一种PCIE信号PIN相邻层挖空设计方法、系统、装置及计算机可读存储介质，包括：获取PCB板的设计参数中高速PCIE信号线的PIN脚设计信息；利用PIN脚设计信息，得到与每对差分线PIN脚对应的挖空层中挖空区域的挖空信息；其中，挖空信息包括挖空区域的数量、尺寸和位置信息。本申请能够依据PCB板的设计参数从中提取出高速PCIE信号线的PIN脚设计信息，并根据PIN脚设计信息自动规划出挖空层和挖空区域，实现自动挖空设计，避免了人为因素导致的错误，并且提高了设计速度，提高了工作效率。

【技术实现步骤摘要】
PCIE信号PIN相邻层挖空设计方法、系统、装置及存储介质
本专利技术涉及电子信息领域，特别涉及一种PCIE信号PIN相邻层挖空设计方法、系统、装置及计算机可读存储介质。
技术介绍
现有SLOT的高速信号，比如PCIE4.0，为了控制SLOT的PCIE信号PIN的阻抗，需要将相邻的地层挖空，因为信号PIN的宽度很大导致差分线阻抗偏小，如果将相邻地层挖空，这样信号PIN参考相邻层的下一层，一般就是第3层或者第4层，或者是倒数第3和第4层，这样距离参考层的介质厚度增加，使得阻抗增加，这样能够均衡PCIE4.0高速信号的阻抗。由于高速信号种类越来越多，高速差分信号线也越来越多，每一个单板上的SLOT个数也越来越多，高速信号就越来越多，按现有的技术设计效率低，即使是做好一个，输入坐标命令复制，也一样需要很长时间，而且还容易出错。为此，本申请提出一种更为快捷高效的PCIE信号PIN相邻层挖空设计方法。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种PCIE信号PIN相邻层挖空设计方法、系统、装置及计算机可读存储介本文档来自技高网...

【技术保护点】
1.一种PCIE信号PIN相邻层挖空设计方法，其特征在于，包括：/n获取PCB板的设计参数中高速PCIE信号线的PIN脚设计信息；/n利用所述PIN脚设计信息，得到与每对差分线PIN脚对应的挖空层中挖空区域的挖空信息；/n其中，所述挖空信息包括挖空区域的数量、尺寸和位置信息。/n

【技术特征摘要】
1.一种PCIE信号PIN相邻层挖空设计方法，其特征在于，包括：
获取PCB板的设计参数中高速PCIE信号线的PIN脚设计信息；
利用所述PIN脚设计信息，得到与每对差分线PIN脚对应的挖空层中挖空区域的挖空信息；
其中，所述挖空信息包括挖空区域的数量、尺寸和位置信息。


2.根据权利要求1所述的PCIE信号PIN相邻层挖空设计方法，其特征在于，所述利用所述PIN脚设计信息，得到与每对差分线PIN对应的挖空层中挖空区域的挖空信息的过程，包括：
利用所述PIN脚设计信息，确定PIN脚的起始层；
根据PIN脚的起始层，确定挖空层；
利用所述PIN脚设计信息，获取每对差分线PIN脚的差分线尺寸信息；
利用所述差分线尺寸信息和预设的开孔阈值，得到挖空区域的尺寸；
利用所述PIN脚设计信息中的差分线PIN脚的数量和位置信息，确定挖空区域的数量和位置信息。


3.一种PCIE信号PIN相邻层挖空设计系统，其特征在于，包括：
设计信息获取模块，用于获取PCB板的设计参数中高速PCIE信号线的PIN脚设计信息；
挖空信息设计模块，用于利用所述PIN脚设计信息，得到与每对差分线PIN脚对应的挖...

【专利技术属性】
技术研发人员：马龙，
申请(专利权)人：浪潮电子信息产业股份有限公司，
类型：发明
国别省市：山东;37