半导体器件制造技术

本公开的实施例涉及半导体器件。沿Y方向排列的鳍、控制栅极电极和存储器栅极电极，该控制栅极电极和存储器栅极电极中的每一个被形成为沿Y方向延伸以跨过鳍、多个第一插头，与在每个鳍中形成的漏极区域电连接，以及多个第二插头，与在每个鳍中形成的源极区域电连接。这里，沿Y方向排列的多个第一插头中的第N个插头与沿Y方向的第2N‑1个和第2N个鳍中的每一个耦合。此外，沿Y方向排列的多个第二插头中的第N个插头与沿Y方向的第2N和第2N+1个鳍中的每一个耦合。

【技术实现步骤摘要】
半导体器件相关申请的交叉引用于2019年6月20日提交的日本专利申请号2019-114431的公开包括其说明书、附图和摘要，其内容通过整体引用并入本文。
本专利技术涉及一种半导体器件，并且更具体地，本专利技术涉及一种用于包括鳍型晶体管的半导体器件的技术
技术介绍
已知鳍型晶体管是一种具有高操作速度、可以降低泄漏电流和功耗、且可以被小型化的晶体管。鳍型场效应晶体管(FINFET：鳍式场效应晶体管)例如是一种半导体器件，该半导体器件具有从衬底突出的作为沟道层的片状半导体层图案，并且具有被形成为跨过该图案的栅极电极。EEPROM(电可擦除可编程只读存储器)被广泛用作可以进行电写入和擦除的非易失性存储器器件。以目前广泛使用的闪存为代表的存储器件具有在MISFET的栅极电极下方被氧化膜包围的导电浮置栅极电极或陷阱绝缘膜。此外，浮动栅极或陷阱绝缘膜中的电荷累积状态被用作存储信息，并且存储状态被读取为晶体管的阈值。陷阱绝缘膜是能够存储电荷的绝缘膜，例如，可以给定氮化硅膜等。通过向电荷存储区注入电荷且从中释放电荷来移位MISFET的阈值本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n半导体衬底；/n多个第一突出部分，每个第一突出部分从所述半导体衬底的上表面突出，并且每个第一突出部分沿所述半导体衬底的所述上表面在第一方向上延伸，所述多个第一突出部分中的每个第一突出部分是所述半导体衬底的一部分；/n第一栅极电极，经由第一绝缘膜被形成在所述多个第一突出部分中的每个突出部分的上表面和所述多个第一突出部分中的每个突出部分的侧表面上，并且在与所述第一方向相交的所述第二方向上延伸；/n第二栅极电极，经由作为电荷存储部分的第二绝缘膜被形成在所述多个第一突出部分中的每个第一突出部分的所述上表面和所述多个第一突出部分中的每个第一突出部分的所述侧表面上，并且所述第...

【技术特征摘要】
20190620 JP 2019-1144311.一种半导体器件，包括：
半导体衬底；
多个第一突出部分，每个第一突出部分从所述半导体衬底的上表面突出，并且每个第一突出部分沿所述半导体衬底的所述上表面在第一方向上延伸，所述多个第一突出部分中的每个第一突出部分是所述半导体衬底的一部分；
第一栅极电极，经由第一绝缘膜被形成在所述多个第一突出部分中的每个突出部分的上表面和所述多个第一突出部分中的每个突出部分的侧表面上，并且在与所述第一方向相交的所述第二方向上延伸；
第二栅极电极，经由作为电荷存储部分的第二绝缘膜被形成在所述多个第一突出部分中的每个第一突出部分的所述上表面和所述多个第一突出部分中的每个第一突出部分的所述侧表面上，并且所述第二栅极电极在所述第二方向上延伸，所述第二栅极电极经由绝缘膜与所述第一栅极电极的侧表面中的一个侧表面邻近；
第一半导体区域，以在平面图中与所述第一栅极电极相邻布置的形式，被形成在所述多个第一突出部分中的每个第一突出部分中；
第二半导体区域，以在平面图中与所述第二栅极电极相邻布置的形式，被形成在所述多个第一突出部分中的每个第一突出部分中；
多个第一插头，分别被形成在所述多个第一突出部分上，并且沿所述第二方向排列；和
多个第二插头，分别被形成在所述多个第一突出部分上，并且沿所述第二方向排列，
其中所述第一栅极电极、所述第二栅极电极、所述第一半导体区域和所述第二半导体区域组成非易失性存储元件，
其中沿所述第二方向排列的所述多个第一插头的第N个插头，与在沿所述第二方向排列的所述多个第一突出部分的第2N-1个突出部分，以及所述多个第一突出部分的第2N个突出部分中的每个突出部分中形成的所述第一半导体区域电连接，并且
其中沿所述第二方向排列的所述多个第二插头的第N个插头，与在沿所述第二方向排列的所述多个第一突出部分的第2N个突出部分，以及所述多个第一突出部分的第2N+1个突出部分中的每个突出部分中形成的所述第二半导体区域电连接。


2.根据权利要求1所述的半导体器件，进一步包括：
多个第一半导体层，被形成为沿所述第二方向排列；以及
多个第二半导体层，被形成为沿所述第二方向排列；
其中沿所述第二方向排列的所述多个第一半导体层的第N个半导体层与以下每个表面接触：
在沿所述第二方向排列的所述多个第一突出部分的所述第2N-1个突出部分，和所述多个第一突出部分的所述第2N个突出部分中的每个突出部分中形成的所述第一半导体区域的上表面；以及
在沿所述第二方向排列的所述多个第一突出部分的所述第2N-1个突出部分，和所述多个第一突出部分的所述第2N个突出部分中的每个突出部分中形成的所述第一半导体区域的侧表面，
其中沿所述第二方向排列的多个第二半导体层的第N个半导体层与以下每个表面接触：
在沿所述第二方向排列的所述多个第一突出部分的所述第2N个突出部分，和所述多个第一突出部分的所述第2N+1个突出部分中的每个突出部分中形成的所述第一半导体区域的上表面；以及<...

【专利技术属性】
技术研发人员：川嶋祥之，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP