【技术实现步骤摘要】
适用于用户装置存取的垃圾收集
本专利技术大体上涉及存储器装置，且更确切地说涉及存储器装置中的垃圾收集操作。
技术介绍
通常将存储器装置提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性和非易失性存储器。除其它之外，易失性存储器需要电力来维持其数据，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)。除其它之外，非易失性存储器可以当不被供电时保持所存储的数据，且包含快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、静态RAM(SRAM)、可擦除可编程ROM(EPROM)、电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)、磁阻式随机存取存储器(MRAM)或3DXPointTM存储器。快闪存储器被用作广泛范围的电子应用的非易失性存储器。快闪存储器装置通常包含允许高存储器密度、高可靠性和低电力消耗的单晶体管浮动栅极或电荷阱存储器单元的一或多个群组。两种常见类型的快闪存储器阵列架构包...
【技术保护点】
1.一种存储器装置，其包括：/n存储器单元的群组；以及/n存储器控制器，其包含：/n用户装置存取追踪器电路，其经配置以检测期间所述存储器装置不含通过主机进行的活跃存取的闲置周期，并且追踪在指定时间窗口期间检测到的闲置周期计数；以及/n垃圾收集GC控制器，其经配置以根据所述闲置周期计数调节由所述存储器单元的一部分上的GC操作释放的存储器空间的量。/n
【技术特征摘要】
20190619 US 16/445,8161.一种存储器装置，其包括：
存储器单元的群组；以及
存储器控制器，其包含：
用户装置存取追踪器电路，其经配置以检测期间所述存储器装置不含通过主机进行的活跃存取的闲置周期，并且追踪在指定时间窗口期间检测到的闲置周期计数；以及
垃圾收集GC控制器，其经配置以根据所述闲置周期计数调节由所述存储器单元的一部分上的GC操作释放的存储器空间的量。
2.根据权利要求1所述的存储器装置，其中所述GC控制器经配置以：
在所述闲置周期计数低于闲置周期计数阈值时增大由GC操作释放的存储器空间的所述量；以及
在所述闲置周期计数高于所述闲置周期计数阈值时抑制所述GC操作或减小由GC操作释放的存储器空间的所述量。
3.根据权利要求1或2所述的存储器装置，其中所述GC控制器经配置以在所述装置存储器中存在可供用于主机写入的空闲存储器空间时产生控制信号来起始自行决定的GC操作。
4.根据权利要求1或2所述的存储器装置，其中：
所述用户装置存取追踪器电路进一步经配置以在所述指定时间窗口期间检测活跃主机存取周期；以及
所述GC控制器经配置以进一步使用所述检测到的活跃主机存取周期调节由GC操作释放的存储器空间的量。
5.根据权利要求4所述的存储器装置，其中：
所述用户装置存取追踪器电路经配置以追踪在所述指定时间窗口期间所述活跃主机存取周期与所述闲置周期之间的转换计数；以及
所述GC控制器经配置以在所述转换计数低于状态转换计数阈值时增大由GC操作释放的存储器空间的所述量，并在所述转换计数高于所述状态转换计数阈值时抑制所述GC操作或减小由GC操作释放的存储器空间的所述量。
6.根据权利要求1或2所述的存储器装置，其进一步包括单层级单元SLC高速缓冲存储器控制器，其经配置以根据所述闲置周期计数调节SLC高速缓冲存储器的大小，包含在所述SLC高速缓冲存储器与多层级单元MLC存储装置之间重新分配所述存储器单元的一部分。
7.根据权利要求6所述的存储器装置，其中所述SLC高速缓冲控制器控制器经配置以：
在所述闲置周期计数低于闲置周期计数阈值时增大所述SLC高速缓冲存储器大小，包含减少所述SLC高速缓冲存储器中的存储器单元到所述MLC存储装置的所述重新分配；或者
在所述闲置周期计数高于闲置周期计数阈值时减小所述SLC高速缓冲存储器大小，包含增加所述SLC高速缓冲存储器中的存储器单元到所述MLC存储装置的所述重新分配。
8.根据权利要求6所述的存储器装置，其中分配为所述MLC存储装置的所述存储器单元存储每存储器单元三个或更多个数据位。
9.根据权利要求1或2所述的存储器装置，其中所述用户装置存取追踪器电路经配置以连续地或周期性地追踪所述闲置周期计数。
10.根据权利要求1或2所述的存储器装置，其中所述GC控制器经配置以在装置闲置状...
【专利技术属性】
技术研发人员：何德平，梁卿，D·A·帕尔默，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。