数据访问请求处理方法、装置、介质及内存映射控制器制造方法及图纸

本申请公开了一种数据访问请求处理方法、装置、计算机可读存储介质及内存映射控制器。其中，方法应用于内存映射控制器，包括当接收到多个CPU同时发送的数据访问请求，根据各数据访问请求的访问配置信息仲裁优先级最高的目标数据访问请求，并记录各数据访问请求的状态信息。根据目标数据访问请求及其相应的访问配置信息生成访问DDR数据请求，以使DDR可识别CPU下发的数据访问请求。根据各数据访问请求的状态信息和相应访问配置信息生成各数据访问请求的中断处理结果，标识各数据访问请求是否被处理以使各CPU根据对应中断处理结果进行下一步行为，从而能够响应多个CPU同时下发的数据访问请求，完成多个CPU对DDR实际地址的访问。

【技术实现步骤摘要】
数据访问请求处理方法、装置、介质及内存映射控制器
本申请涉及异构计算
，特别是涉及一种数据访问请求处理方法、装置、计算机可读存储介质及内存映射控制器。
技术介绍
随着异构加速技术的快速发展以及日益广泛的应用，基于FPGA(FieldProgrammableGateArray，现场可编程与门阵列)的加速卡也得到相应快速的发展。FPGA加速卡通过PCIE(peripheralcomponentinterconnectexpress，一种高速串行计算机扩展总线标准)接口与服务器主机CPU(centralprocessingunit，中央处理器)连接，服务器主机通过PCIE接口将需要加速的数据发送给FPGA加速卡，FPGA加速卡处理完成后返回相关数据。在这个过程中会有大量数据的访问和传输，FPGA加速卡中通常设置有32G的DDR(DoubleDataRateSDRAM，双倍速率同步动态随机存储器)。CPU需要访问FPGA加速卡的DDR，但是在某些情况下DDR的映射空间有限，CPU不能直接遍历整个DDR，这就需要通过mmap(memorymap，内本文档来自技高网...

【技术保护点】
1.一种数据访问请求处理方法，其特征在于，应用于内存映射控制器，包括：/n当接收到多个CPU同时发送的数据访问请求，根据各数据访问请求的访问配置信息仲裁优先级最高的目标数据访问请求，并记录各数据访问请求的状态信息；/n根据所述目标数据访问请求及其相应的访问配置信息生成访问DDR数据请求；/n根据各数据访问请求的状态信息和相应访问配置信息生成各数据访问请求的中断处理结果，以标识各数据访问请求是否被处理；所述中断处理结果为屏蔽中断或生成中断。/n

【技术特征摘要】
1.一种数据访问请求处理方法，其特征在于，应用于内存映射控制器，包括：
当接收到多个CPU同时发送的数据访问请求，根据各数据访问请求的访问配置信息仲裁优先级最高的目标数据访问请求，并记录各数据访问请求的状态信息；
根据所述目标数据访问请求及其相应的访问配置信息生成访问DDR数据请求；
根据各数据访问请求的状态信息和相应访问配置信息生成各数据访问请求的中断处理结果，以标识各数据访问请求是否被处理；所述中断处理结果为屏蔽中断或生成中断。


2.根据权利要求1所述的数据访问请求处理方法，其特征在于，所述根据各数据访问请求的状态信息和相应访问配置信息生成各数据访问请求的中断处理结果之后，还包括：
将所述中断处理结果发送给相应CPU，以告知各CPU所下发的数据访问请求是否被处理。


3.根据权利要求1所述的数据访问请求处理方法，其特征在于，所述根据各数据访问请求的状态信息和相应访问配置信息生成各数据访问请求的中断处理结果之后，还包括：
当接收到当前CPU以轮询模式发送的数据访问请求的状态信息获取请求，向所述当前CPU反馈与所述状态信息获取请求携带的CPU标识相匹配的数据访问请求处于等待处理状态还是正在处理状态。


4.根据权利要求1至3任意一项所述的数据访问请求处理方法，其特征在于，所述根据各数据访问请求的访问配置信息仲裁优先级最高的目标数据访问请求包括：
预先将各CPU发送的待访问DDR的起始地址、基地址和访问空间、请求优先级作为访问配置信息进行存储；
读取各数据访问请求的请求优先级，通过比对各请求优先级仲裁得到所述目标数据访问请求。


5.根据权利要求4所述的数据访问请求处理方法，其特征在于，所述根据所述目标数据访问请求及其相应的访问配置信息生成访问DDR数据请求包括：
读取所述目标访问请求的目标DDR的起始地址、基地址和访问空间；
根据所述目标数据访问请求、所述目标DDR的起始地址、基...

【专利技术属性】
技术研发人员：王峰，任智新，
申请(专利权)人：浪潮北京电子信息产业有限公司，
类型：发明
国别省市：北京;11