半导体隔离结构及其制作方法技术

本发明专利技术提供一种半导体隔离结构及其制作方法。所述制作方法中，首先在所述半导体基底上形成有多个沟槽，然后执行回拉工艺使得半导体基底上的垫氧化层和硬掩模层的侧壁内缩，再在沟槽内填满第一隔离介质层，接着执行离子注入工艺，使得第一隔离介质层的上部形成改性区，改性区的深度大于等于垫氧化层和硬掩模层的总厚度，再利用刻蚀液浸泡去除所述改性区的部分第一隔离介质层，可以打开甚至去除第一隔离介质层中的孔洞，再在沟槽中填满第二隔离介质层，有助于减少沟槽内隔离介质中的孔洞，提高沟槽填充质量和半导体隔离结构的性能。所述半导体隔离结构利用上述制作方法得到。

【技术实现步骤摘要】
半导体隔离结构及其制作方法
本专利技术涉及半导体
，特别涉及一种半导体隔离结构及其制作方法。
技术介绍
在当今半导体工艺技术中，浅沟槽隔离（ShallowTrenchIsolation，STI）工艺是前道工艺中最重要和最复杂的工艺之一。对于浅沟槽隔离工艺的基本要求是：当大量的晶体管器件等集成到越来越小的芯片上时，它能很好的起到把每一个微小器件绝缘隔离开的作用，同时又不会影响这些器件的工作特性。一种现有的半导体隔离结构的制作方法包括如下的过程：首先在半导体基底如硅晶圆上依次形成垫氧化层和图形化的硬掩模层；然后以图形化的硬掩模层为掩模刻蚀垫氧化层和半导体基底，以在半导体基底、垫氧化层和硬掩模层的叠层结构中形成沟槽；接着在沟槽中填满隔离介质。随着半导体制造技术的飞速发展，集成电路制造工艺已经进入亚微米时代，半导体器件和隔离半导体器件的隔离结构如浅沟槽隔离的尺寸亦随之缩小。在55nm以下的高压半导体器件的制作工艺中，在利用上述制作方法制作隔离结构时，在刻蚀半导体基底形成沟槽后、填充隔离介质之前，增加了针对硬掩模层和垫氧化层的回拉工本文档来自技高网...

【技术保护点】
1.一种半导体隔离结构的制作方法，其特征在于，包括：/n提供半导体基底，所述半导体基底上依次叠加形成有垫氧化层和硬掩模层，所述半导体基底上还形成有多个沟槽，所述沟槽贯穿所述硬掩模层和所述垫氧化层且底面位于所述半导体基底内，所述沟槽露出所述硬掩模层和所述垫氧化层的侧壁；/n执行回拉工艺，使得所述硬掩模层和所述垫氧化层的侧壁沿扩大所述沟槽开口的方向内缩；/n在所述半导体基底上形成第一隔离介质层，所述第一隔离介质层填满所述沟槽；/n执行离子注入工艺，使得所述第一隔离介质层的上部形成改性区，所述改性区的深度大于等于所述垫氧化层和所述硬掩模层的总厚度；/n利用刻蚀液浸泡去除所述改性区的部分第一隔离介质层...

【技术特征摘要】
1.一种半导体隔离结构的制作方法，其特征在于，包括：
提供半导体基底，所述半导体基底上依次叠加形成有垫氧化层和硬掩模层，所述半导体基底上还形成有多个沟槽，所述沟槽贯穿所述硬掩模层和所述垫氧化层且底面位于所述半导体基底内，所述沟槽露出所述硬掩模层和所述垫氧化层的侧壁；
执行回拉工艺，使得所述硬掩模层和所述垫氧化层的侧壁沿扩大所述沟槽开口的方向内缩；
在所述半导体基底上形成第一隔离介质层，所述第一隔离介质层填满所述沟槽；
执行离子注入工艺，使得所述第一隔离介质层的上部形成改性区，所述改性区的深度大于等于所述垫氧化层和所述硬掩模层的总厚度；
利用刻蚀液浸泡去除所述改性区的部分第一隔离介质层；以及
在所述半导体基底上形成第二隔离介质层，所述第二隔离介质层填满所述沟槽。


2.如权利要求1所述的半导体隔离结构的制作方法，其特征在于，在执行所述回拉工艺后、在形成所述第一隔离介质层前，所述制作方法还包括：
在所述半导体基底上形成保护层，所述保护层覆盖所述沟槽的内表面，且未填满所述沟槽，所述保护层在执行所述离子注入工艺时保护所述半导体基底。


3.如权利要求2所述的半导体隔离结构的制作方法，其特征在于，在形成所述第一隔离介质层后、执行所述离子注入工艺前，所述制作方法还包括：
执行平坦化工艺，去除部分厚度的所述第一隔离介质层，使得所述第一隔离介质层的上表面与所述保护层的上表面齐平。


4.如权利要求3所述的半导体隔离...

【专利技术属性】
技术研发人员：陈笋弘，陈宏玮，郭小康，陈依纯，程杰须，
申请(专利权)人：晶芯成北京科技有限公司，
类型：发明
国别省市：北京;11