半导体装置制造方法及图纸

得到能够实现IGBT的损耗改善，并且抑制耐压下降的半导体装置。半导体装置(1)具有IGBT区域(16)以及MOSFET区域(17)。在MOSFET区域(17)形成的多个沟道掺杂P层(115)具有侧面与在IGBT区域(16)及MOSFET区域(17)之间形成的边界沟槽栅极(107e)接触的沟槽相邻沟道掺杂P层(115t)。沟槽相邻沟道掺杂P层(115t)的形成深度被设定得比边界沟槽栅极(107e)的形成深度深。在MOSFET区域(17)，包含沟道掺杂P层(115)的沟道区域、层间氧化膜(110)的栅极绝缘膜及成为平面栅极的栅极多晶硅(121)而构成N型的平面构造的MOSFET。

【技术实现步骤摘要】
半导体装置
本专利技术涉及包含IGBT区域及MOSFET区域而构成的半导体装置。
技术介绍
在节能、装置的小型化这一市场背景下，为了实现这一需求，对于功率器件，要求比目前更为小型化。因此，在一部分的市场中通过应用将IGBT和二极管(Diode)一体化后的RC-IGBT(Reverse-conductingIGBT)而实现了小型化，目前谋求进一步的低损耗化、高性能化。例如在专利文献1中公开了RC-IGBT。RC-IGBT作为内置有二极管的一体型IGBT，能够使功率器件小型化。因此，谋求器件的进一步小型化，谋求由RC-IGBT的下一代化、优化实现的特性改善的市场要求、期待高涨。在使RC-IGBT的总损耗降低时，与二极管部相比，IGBT部的损耗处于支配性地位的情况较多，RC-IGBT的二极管区域的面积被设计得比IGBT区域小。二极管区域的缩小会导致其电流密度的提高，但在能够满足热设计、可靠性的情况下，成为以IGBT侧的区域的确保为目的而优选提高二极管的电流密度的设计。这里，担忧由于RC-IGBT的二极管部的设计的优化，二极管区域缩小，本文档来自技高网...

【技术保护点】
1.一种半导体装置，其包含在内部具有IGBT的IGBT区域和在内部具有MOSFET的MOSFET区域而构成，/n该半导体装置的特征在于，具有：/n半导体衬底，其具有第1及第2主面；以及/n第1导电型的漂移层，其设置于所述半导体衬底，/n所述IGBT区域包含：/n第2导电型的基极层，其设置于所述半导体衬底，在所述第1主面侧与所述漂移层相邻地配置；以及/n沟槽栅极，其隔着绝缘膜被埋入至从所述第1主面侧贯通所述基极层而到达所述漂移层的一部分的区域，/n所述MOSFET区域包含：/n第2导电型的含沟道区域，其设置于所述半导体衬底，选择性地设置于所述漂移层的上层部；以及/n第1导电型的MOS用电极区域，...

【技术特征摘要】
20190607 JP 2019-1067121.一种半导体装置，其包含在内部具有IGBT的IGBT区域和在内部具有MOSFET的MOSFET区域而构成，
该半导体装置的特征在于，具有：
半导体衬底，其具有第1及第2主面；以及
第1导电型的漂移层，其设置于所述半导体衬底，
所述IGBT区域包含：
第2导电型的基极层，其设置于所述半导体衬底，在所述第1主面侧与所述漂移层相邻地配置；以及
沟槽栅极，其隔着绝缘膜被埋入至从所述第1主面侧贯通所述基极层而到达所述漂移层的一部分的区域，
所述MOSFET区域包含：
第2导电型的含沟道区域，其设置于所述半导体衬底，选择性地设置于所述漂移层的上层部；以及
第1导电型的MOS用电极区域，其选择性地设置于所述含沟道区域的上层部，未形成所述MOS用电极区域的所述含沟道区域的上层部的至少一部分被规定为沟道区域，
所述MOS用电极区域还包含在所述沟道区域之上隔着栅极绝缘膜而设置的平面栅极，
包含所述沟道区域、所述栅极绝缘膜及所述平面栅极而构成第1导电型的MOSFET，
所述沟槽栅极包含在所述IGBT区域与所述MOSFET区域之间的边界处存在的边界沟槽栅极，
所述含沟道区域包含侧面与所述边界沟槽栅极接触的沟槽栅极相邻区域，
所述沟槽栅极相邻区域的形成深度比所述边界沟槽栅极的形成深度深。


2.根据权利要求1所述的半导体装置，其特征在于，
所述含沟道区域包含彼此离散地设置的多个含沟道区域，
所述MOSFET区域还具有在所述多个含沟道区域之间的所述漂移层的上层部设置的第1导电型的至少一个上层扩散区域，
除了所述沟道区域、所述栅极绝缘膜以及所述平面栅极以外，还包含所述MOS用电极区...

【专利技术属性】
技术研发人员：高野和丰，中村浩之，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：日本;JP