一种能够提高阈值电压稳定性的MOSFET的制备方法技术

本发明专利技术涉及一种能够提高阈值电压稳定性的MOSFET的制备方法，包括：在N+衬底层的上表面生长N‑漂移层；在N‑漂移层的上表面进行铝离子注入形成第一P阱和第二P阱；在第一P阱内和第二P阱内分别进行氮离子注入形成第二N+源区；在第一P阱内和第二P阱内分别进行铝离子入形成第二P+接触区；然后在此基础上生长N+纳米薄层，将N+纳米薄层进行氧化形成栅氧化层；在栅氧化层表面淀积多晶硅形成多晶硅栅；在多晶硅栅的上表面淀积第一金属形成源电极；在N+衬底层的背面淀积第二金属形成漏电极。此方法可避免能够提高阈值电压稳定性的MOSFET淀积二氧化硅时的离子注入工艺引起的阈值电压漂移问题。

【技术实现步骤摘要】
一种能够提高阈值电压稳定性的MOSFET的制备方法
本专利技术属于微电子
，具体涉及一种能够提高阈值电压稳定性的MOSFET的制备方法。
技术介绍
碳化硅(SiC)材料作为第三代半导体材料的代表，以其优良的化学特性和电学特性成为制造高温、大功率电子器件的半导体材料，并且具有远高于硅材料的功率器件品质因子。碳化硅功率MOSFET(金氧半场效晶体管，Metal-Oxide-SemiconductorField-EffectTransistor)器件的研发始于20世纪90年代，具有输入阻抗高、开关速度快、工作频率高和耐高温高压等一系列优点，已在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛的应用。然而，目前碳化硅功率MOSFET器件和二氧化硅的接触界面质量较差，导致界面和栅氧化层内存在大量的缺陷陷阱，这些缺陷陷阱在应力的作用下会被电子或空穴填充导致阈值电压漂移，进而造成阈值电压不稳。阈值电压不稳的问题在注入型MOSFET器件中更为严重，造成此问题的原因是由于栅氧化层生长时要消耗离子注入后的外延薄层，薄层中的损伤将会影响栅本文档来自技高网...

【技术保护点】
1.一种能够提高阈值电压稳定性的MOSFET的制备方法，其特征在于，包括：/n在N+衬底层(1)的上表面生长N-漂移层(2)；/n在所述N-漂移层(2)内进行离子注入以在所述N-漂移层(2)内的两端分别形成第一P阱(3)和第二P阱(4)，所述第一P阱(3)和所述第二P阱(4)的中间区域为JFET区(5)；/n在所述第一P阱(3)和所述第二P阱(4)内分别进行离子注入以在所述第一P阱(3)内形成第一N+源区(6)、在所述第二P阱(4)内形成第二N+源区(7)；/n在所述第一P阱(3)和所述第二P阱(4)内分别进行离子注入以在所述第一P阱(3)内形成第一P+接触区(8)、在所述第二P阱(4)内形成...

【技术特征摘要】
1.一种能够提高阈值电压稳定性的MOSFET的制备方法，其特征在于，包括：
在N+衬底层(1)的上表面生长N-漂移层(2)；
在所述N-漂移层(2)内进行离子注入以在所述N-漂移层(2)内的两端分别形成第一P阱(3)和第二P阱(4)，所述第一P阱(3)和所述第二P阱(4)的中间区域为JFET区(5)；
在所述第一P阱(3)和所述第二P阱(4)内分别进行离子注入以在所述第一P阱(3)内形成第一N+源区(6)、在所述第二P阱(4)内形成第二N+源区(7)；
在所述第一P阱(3)和所述第二P阱(4)内分别进行离子注入以在所述第一P阱(3)内形成第一P+接触区(8)、在所述第二P阱(4)内形成第二P+接触区(9)，且所述第一P+接触区(8)位于所述第一N+源区(6)远离所述JFET区(5)的一端、所述第二P+接触区(9)位于所述第二N+源区(7)远离所述JFET区(5)的一端；
在所述第一P阱(3)、所述第二P阱(4)、所述JFET区(5)、所述第一N+源区(6)、所述第二N+源区(7)、所述第一P+接触区(8)和所述第二P+接触区(9)的上表面生长N+纳米薄层(10)。


2.根据权利要求1所述的能够提高阈值电压稳定性的MOSFET的制备方法，其特征在于，在所述第一P阱(3)、所述第二P阱(4)、所述JFET区(5)、所述第一N+源区(6)、所述第二N+源区(7)、所述第一P+接触区(8)和所述第二P+接触区(9)的上表面生长N+纳米薄层(10)，包括：
采用分子束外延法在所述第一P阱(3)、所述第二P阱(4)、所述JFET区(5)、所述第一N+源区(6)、所述第二N+源区(7)、所述第一P+接触区(8)和所述第二P+接触区(9)的上表面生长所述N+纳米薄层(10)。


3.根据权利要求1所述的能够提高阈值电压稳定性的MOSFET的制备方法，其特征在于，所述N+纳米薄层(10)的厚度为15nm～30nm。


4.根据权利要求1所述的能够提高阈值电压稳定性的MOSFET的制备方法，其特征在于，在在所述第一P阱(3)、所述第二P阱(4)、所述JFET区(5)、所述第一N+源区(6)、所述第二N+源区(7)、所述第一P+接触区(8)和所述第二P+接触区(9)的上表面生长N+纳米薄层(10)之后，还包括：
将所述N+纳米薄层(10)在1200℃温度下进行干氧氧化1小时；
将干氧氧化的所述N+纳米薄层(10)在950℃温度下进行湿氧氧化1小时；
通过对湿氧氧化后的所述N+纳米薄层(10)进行光刻和刻蚀处理得到栅氧化层(11)。


5.根据权利要求4所述的能够提高阈值电压稳定性的MOSFET的制备方法，其特征在于，在通过对湿氧氧化后的所述N+纳米薄层(10)进行光刻和刻蚀处理得到栅氧化层(11)之后，还包括：
通过低压热壁化学气相淀积法在所述栅氧化层(11)的上表面淀积多晶硅；
通过对所述栅氧化层(11)上的多晶硅进行光...

【专利技术属性】
技术研发人员：何艳静，袁昊，汤晓燕，韩超，宋庆文，张玉明，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61