【技术实现步骤摘要】
基于FPGA的SRAM存储器充放电效应测试系统及方法
本专利技术涉及存储器充放电
，具体地，涉及一种基于FPGA的SRAM存储器充放电效应测试系统及方法。
技术介绍
SRAM器件指的是静态随机存取存储器(StaticRandom-AccessMemory,SRAM)，该结构的特点是只要保持通电，就能够保持内部存储的数据，当供电丢失时，存储的数据也随之消失。SRAM存储器因其具有读写迅速、存储容量大、功耗低等优势在卫星电子系统上得到了广泛应用，如作为星载计算机、有效载荷系统的存储器等。然而空间辐射引起的航天器表面充放电和介质深层充放电会造成星载SRAM存储器发生重启、闩锁、翻转等故障，随着卫星长寿命、高可靠要求逐步提升，对SRAM存储器充放电效应地面模拟试验验证变得至关重要。目前已有的SRAM存储器空间辐射效应测试方法均只针对单粒子效应，无法评估由充放电效应诱发的故障。专利文献CN108133731A公开了一种大气中子诱发的SRAM器件失效率检测方法和系统，通过对SRAM阵列进行大气中子单粒子效应检测，获...
【技术保护点】
1.一种基于FPGA的SRAM存储器充放电效应测试系统，其特征在于，包括：测试单元；/n所述测试单元包括：PC机、上位机、下位机、充放电效应模拟源、电磁屏蔽单元；/n所述电磁屏蔽单元包括：金属板、法拉第笼；/n所述PC机通过串口与上位机相连；/n所述上位机通过屏蔽线与下位机相连；/n所述下位机安放于模拟源环境中；/n所述PC机、上位机、电源系统安装于电磁屏蔽单元中。/n
【技术特征摘要】
1.一种基于FPGA的SRAM存储器充放电效应测试系统，其特征在于，包括：测试单元；
所述测试单元包括：PC机、上位机、下位机、充放电效应模拟源、电磁屏蔽单元；
所述电磁屏蔽单元包括：金属板、法拉第笼；
所述PC机通过串口与上位机相连；
所述上位机通过屏蔽线与下位机相连；
所述下位机安放于模拟源环境中；
所述PC机、上位机、电源系统安装于电磁屏蔽单元中。
2.根据权利要求1所述的基于FPGA的SRAM存储器充放电效应测试系统，其特征在于，所述PC机包括：PC硬件设备和控制软件；
所述上位机包括：FPGA控制芯片。
3.根据权利要求2所述的基于FPGA的SRAM存储器充放电效应测试系统，其特征在于，所述上位机还包括：电源部件、OSC模块、RS422接口、下位机通讯接口部件、Flash芯片以及JTAG接口。
4.根据权利要求1所述的基于FPGA的SRAM存储器充放电效应测试系统，其特征在于，所述下位机包括：待测SRAM电路板；
所述待测SRAM电路板包括：待测SRAM芯片、供电部件以及IO口。
5.根据权利要求2所述的基于FPGA的SRAM存储器充放电效应测试系统，其特征在于，所述充放电效应模拟源包括以下任意一个：
-静电放电发生器；
-电子枪；
-放射源。
6.根据权利要求5所述的基于FPGA的SRAM存储器充放电效应测试系统，其特征在于，所述测试单元还包括：电源单元；
所述电源单元与PC机、上位机以及下位机相连。
7.一种基于FPGA的SRAM存储器充放电效应测试方法，其特征在于，采用权利要求1-6所述的基于FPGA的SRAM存储器充放电效应测试系统，包括：
步骤S1：根据测试单元搭建控制信息，在辐照试验前搭建测试单元；
步骤S2：根据测试单元上电控制信息，测试单元上电；
步骤S3：配置上位机FPGA控制芯片；
步骤S4：采用PC机将写指令、写地址和待写入SRAM存储器的数据经过通信接口传输给上位机FPGA控制芯片；
步骤S5：上位机FPGA控制芯片接收步骤S4写指令、写地址、待写入SRAM存储器的数据后，译码并执行写入时序，将数据传输给待测SRAM器件；
步骤S6：待测SRAM器件接收步骤S5输出的测试数据；
步骤S7：采用PC机将读指令、读地址经过通信接口传输给上位机FPGA控制芯片；
步骤S8：上位机FPGA控制芯片接收步骤S7中的读指令、读地址，译码并执行读出时序，读取待测SRAM器件的数据，并实时传输给PC机，获取第一传回结果信息；
步骤S9：判断第一传回结果信息与第一写入数据信息是否相同；
若是，则获取SRAM...
【专利技术属性】
技术研发人员：苏京，徐骏，曹康丽，周博，李瑜婧，费涛，高冬冬，潘阳阳，刘刚，
申请(专利权)人：上海卫星装备研究所，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。