半导体器件及其制造方法技术

技术编号:26652362 阅读:68 留言:0更新日期:2020-12-09 00:54
一种半导体器件包括:具有第一掺杂类型的多个第一半导体层和与第一掺杂类型互补的第二掺杂类型的多个第二半导体层的层堆叠体,其中第一半导体层和第二半导体层交替布置在层堆叠体的第一表面和第二表面之间。该半导体器件还包括:与多个第一半导体层毗连的第一半导体器件的第一半导体区;第一半导体器件的至少一个第二半导体区,其中,至少一个第二半导体区中的每者与多个第二半导体层的至少其中之一毗连,并且与第一半导体区间隔开;以及被配置为形成扩散阻挡部的至少一个阻挡层,其中,至少一个阻挡层中的每者被布置为平行于第一表面和第二表面,并且与第一半导体层之一相邻或者与第二半导体层之一相邻,或与两者相邻。

【技术实现步骤摘要】
半导体器件及其制造方法
本公开总体上涉及半导体器件,尤其涉及具有二极管装置或晶体管装置的半导体器件。
技术介绍
晶体管装置往往包括形成于半导体主体中的多个晶体管器件。例如,超结晶体管器件往往包括第一掺杂类型(导电类型)的至少一个漂移区和与第一掺杂类型互补的第二掺杂类型(导电类型)的补偿区。漂移区和补偿区被连接为使得,在晶体管器件的导通状态(开启状态)下,电流可以在漂移区中流动,而在截止状态(关闭状态)下,耗尽区在漂移区和补偿区中扩张,从而阻止电流流动通过漂移区。因此,包括多个超结晶体管器件的晶体管装置包括多个漂移区和补偿区。晶体管装置的漂移区和补偿区可以被实施为具有第一掺杂类型的多个第一半导体层和第二掺杂类型的多个第二半导体层的层堆叠体。第一或第二掺杂类型的半导体层可以是通过在半导体材料层中形成第一类型或第二类型的注入区并且随后进行后续的扩散工艺而形成的。一般而言,希望在扩散之后处于这样的半导体层中的掺杂剂原子的数量尽可能高。如果第一类型的注入区和第二类型的注入区之间的距离小,那么在扩散工艺期间可能发生相互扩散。也就是说,第一类型的半导本文档来自技高网...

【技术保护点】
1.一种半导体器件,包括:/n层堆叠体,所述层堆叠体具有第一掺杂类型的多个第一半导体层(110)和与所述第一掺杂类型互补的第二掺杂类型的多个第二半导体层(120),其中,所述第一半导体层(110)和所述第二半导体层(120)交替布置在所述层堆叠体的第一表面(101)和第二表面(102)之间;/n第一半导体器件(M1)的第一半导体区(15),所述第一半导体器件(M1)的所述第一半导体区(15)与所述多个第一半导体层(110)毗连;/n所述第一半导体器件(M1)的至少一个第二半导体区(14),其中,所述至少一个第二半导体区(14)中的每者与所述多个第二半导体层(120)的至少其中之一毗连,并且与所...

【技术特征摘要】
20190606 EP 19178593.01.一种半导体器件,包括:
层堆叠体,所述层堆叠体具有第一掺杂类型的多个第一半导体层(110)和与所述第一掺杂类型互补的第二掺杂类型的多个第二半导体层(120),其中,所述第一半导体层(110)和所述第二半导体层(120)交替布置在所述层堆叠体的第一表面(101)和第二表面(102)之间;
第一半导体器件(M1)的第一半导体区(15),所述第一半导体器件(M1)的所述第一半导体区(15)与所述多个第一半导体层(110)毗连;
所述第一半导体器件(M1)的至少一个第二半导体区(14),其中,所述至少一个第二半导体区(14)中的每者与所述多个第二半导体层(120)的至少其中之一毗连,并且与所述第一半导体区(15)间隔开;以及
至少一个阻挡层(40),所述至少一个阻挡层(40)被配置为形成扩散阻挡部,其中,所述至少一个阻挡层(40)中的每者被布置为平行于所述第一表面(101)以及平行于所述第二表面(102),并且与所述第一半导体层(110)之一相邻或者与所述第二半导体层(120)之一相邻,或与所述第一半导体层(110)之一和所述第二半导体层(120)之一这两者相邻。


2.根据权利要求1所述的半导体器件,其中,所述至少一个阻挡层(40)中的每者是:
包括半导体材料以及注入到所述半导体材料中的多个外来原子的未掺杂半导体层;或者
非半导体层。


3.根据权利要求2所述的半导体器件,其中,满足下述各项的至少其中之一:
所述半导体材料包括硅;以及
所述外来原子或所述非半导体层包括氧、氮、碳、氟和碳氧的至少其中之一。


4.根据权利要求1到3中的任何一项所述的半导体器件,其中,
所述多个第一半导体层(110)中的每者在垂直方向(z)上的厚度(d110)处于100nm和5μm之间,其中,所述垂直方向(z)垂直于所述第一表面(101);
所述多个第二半导体层(120)中的每者在所述垂直方向(z)上的厚度(d120)处于100nm和5μm之间;并且
所述至少一个阻挡层(40)中的每者在所述垂直方向(z)上的厚度(d40)处于1nm和100nm之间。


5.根据前述权利要求之一所述的半导体器件,其中,
所述至少一个阻挡层(40)之一被布置为与所述第一表面(101)相邻;或者
所述至少一个阻挡层(40)之一被布置为与所述第二表面(102)相邻;
或者所述至少一个阻挡层(40)之一被布置为与所述第一表面(101)和所述第二表面(102)这两者相邻。


6.根据前述权利要求之一所述的半导体器件,其中,阻挡层(40)布置在所述多个第一半导体层(110)中的每者和其邻接的第二半导体层(120)中的每者之间。


7.根据前述权利要求之一所述的半导体器件,还包括第三半导体层(130),所述第三半导体层(130)与所述层堆叠体(110、120)、以及所述第一半导体区(15)和所述至少一个第二半导体区(14)中的每者毗连,其中,所述第三半导体层(130)包括在第一方向(x)上布置在所述第一半导体区(15)和所述至少一个第二半导体区(14)之间的第一区(131)。


8.根据前述权利要求中的任何一项所述的半导体器件,还包括第三半导体区(13),所述第三半导体区(13)与所述多个第一半导体层(110)毗连,其中,
所述第一半导体区(15)在所述第一方向(x)上...

【专利技术属性】
技术研发人员:R·魏斯R·克诺夫勒
申请(专利权)人:英飞凌科技德累斯顿公司
类型:发明
国别省市:德国;DE

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1