基于肖特基-欧姆混合漏电极的单片异质集成Cascode晶体管及制作方法技术

本发明专利技术公开了一种基于肖特基‑欧姆混合漏电极的单片异质集成Cascode晶体管，主要解决现有单片异质集成的Cascode结构场效应晶体管击穿特性较差的问题。其包括：衬底(1)、GaN缓冲层(2)、AlGaN势垒层(3)和SiN隔离层(4)，该SiN隔离层的中间刻有隔离槽(15)；隔离槽的一侧印制有Si有源层(5)，以制备Si金属氧化物半导体场效应晶体管；隔离槽的另一侧制备GaN高电子迁移率晶体管，第二漏电极(8)部分区域与AlGaN势垒层形成欧姆接触，剩余区域与AlGaN势垒层形成肖特基接触。本发明专利技术提升了单片异质集成的Cascode结构场效应晶体管的击穿特性，可用于高压电源开关。

【技术实现步骤摘要】
基于肖特基-欧姆混合漏电极的单片异质集成Cascode晶体管及制作方法
本专利技术属于半导体器件
，特别涉及一种单片异质集成Cascode晶体管，可用于高压电源开关。技术背景自20世纪90年代以来GaN作为第三代半导体材料的代表，在高压、高频和大功率器件领域中展现出了出色的性能。GaN是宽禁带半导体材料，其器件可以承受更高的工作电压，具有更低的导通电阻和更小的输入输出电容，从而保证了GaN器件的高电流水平和较低的损耗，提高了器件的频率特性。基于GaN材料的AlGaN/GaN高电子迁移率晶体管很容易实现异质结构，可以产生高浓度的二维电子气，具有高电子迁移率和高击穿电场。根据上述特性，GaN高电子迁移率晶体管器件经常被用于电力电子领域与微波领域。由于增强型GaN高电子迁移率晶体管比耗尽型GaN高电子迁移率晶体管更适合在电路中使用，所以设计增强型GaN高电子迁移率晶体管便成为了人们的目标。目前实现增强型GaN高电子迁移率晶体管器件比较常用的方法就是采用由低压增强型Si金属氧化物半导体场效应晶体管和高压耗尽型GaN高电子迁移率晶体管组成的Cascode结构，如图1所示。该结构中通过控制Si金属氧化物半导体场效应晶体管的栅源电压来控制GaN高电子迁移率晶体管的导通，如此实现增强型GaN高电子迁移率晶体管正栅压导通。在Cascode结构中，高压耗尽型GaN高电子迁移率晶体管的漏电极通常采用形成欧姆接触的金属，经过高温退火，金属与半导体材料界面形成欧姆接触。而快速退火工艺在界面形成合金时会产生金属尖刺，随着GaN器件漏电极电压的不断升高，漏电极的金属尖刺会引发电场尖峰，导致泄露电流急剧增大，从而造成Cascode晶体管的击穿特性下降，限制了其在功率器件领域的应用。近年来，有研究人员采用形成肖特基接触的金属对GaN高电子迁移率晶体管的漏电极进行定义，虽然提高了器件的击穿电压，但是由于漏电极引入了肖特基势垒，导致器件在正向导通时呈现出类似于二极管正向导通机理，从而造成Cascode晶体管应用困难。
技术实现思路
本专利技术的目的在于针对上述现有技术的不足，提出一种基于肖特基-欧姆混合漏电极的单片异质集成Cascode晶体管及制作方法，以使单片异质集成的Cascode晶体管在正向导通特性不受影响的条件下，击穿特性得到提高。为实现上述目的，本专利技术的基于肖特基-欧姆混合漏电极的单片异质集成Cascode晶体管，其自下而上包括：衬底、GaN缓冲层、AlGaN势垒层和SiN隔离层，SiN隔离层的中间刻有深至GaN缓冲层的隔离槽；该隔离槽一侧的SiN隔离层上设有Si有源层，Si有源层上的两边设第一源电极和第一漏电极，该源、漏电极之间设有栅介质层，栅介质层上设有第一栅电极，形成Si金属氧化物半导体场效应晶体管的；所述隔离槽另一侧的AlGaN势垒层上横向依次设有第二源电极、第二栅电极和第二漏电极，形成GaN高电子迁移率晶体管，其特征在于：第二漏电极的部分区域采用钛、铝、镍和金叠层结构，且钛金属与AlGaN势垒层形成欧姆接触；第二漏电极的剩余区域采用镍和金叠层，且镍金属与AlGaN势垒层形成肖特基接触，且肖特基接触区域的金属覆盖在整个欧姆接触区域的金属上，以降低欧姆接触产生的金属尖刺对器件击穿特性的影响和肖特基势垒对器件正向导通特性的影响，提高击穿特性。进一步，所述第一漏电极与所述第二源电极通过第一金属互联条进行电气连接；所述第一源电极与所述第二栅电极通过第二金属互联条进行电气连接。进一步，所述第二栅电极和第二漏电极的肖特基接触区域采用相同的金属；第二源电极和第二漏电极的欧姆接触区域采用相同的金属。进一步，所述第二源电极和所述第二漏电极的欧姆接触区域厚度均为262nm；所述第二栅电极和所述第二漏电极的肖特基接触区域厚度均为270-300nm。进一步，所述衬底的材料为蓝宝石或碳化硅或硅，厚度为500-600μm；所述GaN缓冲层的厚度为1.5-2.5μm；所述AlGaN势垒层的厚度为30-40nm；所述SiN隔离层的厚度为200-250nm；所述第一金属互联条和第二金属互联条的厚度均为300-400nm。进一步，所述Si有源层的厚度为150-250nm；所述第一栅电极的厚度为150-250nm；所述第一源电极和所述第一漏电极的厚度均为60-100nm；所述第一源电极和第一漏电极之间的栅介质层的厚度为10-20nm。为实现上述目的，本专利技术制作基于肖特基-欧姆混合漏电极的单片异质集成Cascode晶体管的制作方法，其特征在于，包括如下：1)制备SiN/AlGaN/GaN/衬底基片：即采用金属有机物化学气相淀积和原子层沉积工艺，先在衬底上依次外延GaN缓冲层和AlGaN势垒层；再在AlGaN势垒层上淀积SiN隔离层，得到SiN/AlGaN/GaN/衬底基片；2)采用光刻与反应离子刻蚀工艺，在SOI晶片上形成单晶硅薄膜孤岛；3)采用湿法刻蚀工艺，将2)得到的样品放入49％HF溶液中，刻蚀掉未被单晶硅薄膜孤岛覆盖的埋氧化层；4)采用光刻工艺，在单晶硅薄膜边缘制作锚点，以防止后续完全刻蚀埋氧化层后单晶硅薄膜的位移和脱落；5)采用湿法刻蚀工艺，将制有锚点的样品放入49％HF溶液中，完全刻蚀埋氧化层，使单晶硅薄膜掉落在SOI晶片的基底上；6)采用转移印刷技术，将5)得到的单晶硅薄膜转印到SiN/AlGaN/GaN/衬底基片上；7)采用光刻与反应离子刻蚀工艺，在6)得到的样品上刻蚀350-400nm深的隔离槽，在隔离槽的两侧分别形成Si/SiN/AlGaN/GaN孤岛和SiN/AlGaN/GaN孤岛；8)采用离子注入工艺，在Si/SiN/AlGaN/GaN孤岛的单晶硅薄膜上注入剂量为5×1015cm-2，能量为30keV的磷离子，并在1000℃的氮气氛围下退火60s，以激活杂质，形成N型重掺杂的源漏区；9)采用反应离子刻蚀和电子束蒸发工艺，将SiN/AlGaN/GaN孤岛上源区和漏区的SiN刻蚀掉，然后在SiN/AlGaN/GaN孤岛上的源区和漏区的部分区域上沉积金属叠层，形成GaN高电子迁移率晶体管的源电极和漏电极的欧姆接触区域，并在温度为875℃的氮气氛围下退火30s，使得金属叠层与AlGaN势垒层形成欧姆接触；10)采用反应离子刻蚀与电子束蒸发工艺，将9)所得样品中的SiN/AlGaN/GaN孤岛上栅区的SiN刻蚀掉，并在此栅区和漏区的剩余区域上依次淀积45-75nm厚的镍和190-255nm厚的金，分别形成GaN高电子迁移率晶体管的栅电极与漏电极的肖特基接触区域；11)采用原子层沉积工艺，在300℃温度条件与氮气氛围下，在整个样品上沉积10-20nm厚的氧化物薄膜，形成Si金属氧化物半导体场效应晶体管的栅介质层；12)采用磁控溅射工艺，在未掺杂的单晶硅薄膜上方的三氧化二铝薄膜上溅射150-250nm厚的氮化钽，形成Si金属氧化物半导体场效应晶体管的栅电极；13)本文档来自技高网...

【技术保护点】
1.一种基于肖特基-欧姆混合漏电极的单片异质集成Cascode晶体管，其自下而上包括：衬底(1)、GaN缓冲层(2)、AlGaN势垒层(3)和SiN隔离层(4)，SiN隔离层(4)的中间刻有深至GaN缓冲层(2)的隔离槽(15)；该隔离槽(15)一侧的SiN隔离层(4)上设有Si有源层(5)，Si有源层(5)上的两边设第一源电极(9)和第一漏电极(12)，该源、漏电极之间设有栅介质层(10)，栅介质层(10)上设有第一栅电极(11)，形成Si金属氧化物半导体场效应晶体管的；所述隔离槽(15)另一侧的AlGaN势垒层(3)上横向依次设有第二源电极(6)、第二栅电极(7)和第二漏电极(8)，形成GaN高电子迁移率晶体管，其特征在于：/n第二漏电极(8)的部分区域采用钛、铝、镍和金叠层结构，且钛金属与AlGaN势垒层(3)形成欧姆接触；/n第二漏电极(8)的剩余区域采用镍和金叠层，且镍金属与AlGaN势垒层(3)形成肖特基接触，且肖特基接触区域的金属覆盖在整个欧姆接触区域的金属上，以降低欧姆接触产生的金属尖刺对器件击穿特性的影响和肖特基势垒对器件正向导通特性的影响，提高击穿特性。/n

【技术特征摘要】
1.一种基于肖特基-欧姆混合漏电极的单片异质集成Cascode晶体管，其自下而上包括：衬底(1)、GaN缓冲层(2)、AlGaN势垒层(3)和SiN隔离层(4)，SiN隔离层(4)的中间刻有深至GaN缓冲层(2)的隔离槽(15)；该隔离槽(15)一侧的SiN隔离层(4)上设有Si有源层(5)，Si有源层(5)上的两边设第一源电极(9)和第一漏电极(12)，该源、漏电极之间设有栅介质层(10)，栅介质层(10)上设有第一栅电极(11)，形成Si金属氧化物半导体场效应晶体管的；所述隔离槽(15)另一侧的AlGaN势垒层(3)上横向依次设有第二源电极(6)、第二栅电极(7)和第二漏电极(8)，形成GaN高电子迁移率晶体管，其特征在于：
第二漏电极(8)的部分区域采用钛、铝、镍和金叠层结构，且钛金属与AlGaN势垒层(3)形成欧姆接触；
第二漏电极(8)的剩余区域采用镍和金叠层，且镍金属与AlGaN势垒层(3)形成肖特基接触，且肖特基接触区域的金属覆盖在整个欧姆接触区域的金属上，以降低欧姆接触产生的金属尖刺对器件击穿特性的影响和肖特基势垒对器件正向导通特性的影响，提高击穿特性。


2.根据权利要求书1所述的晶体管，其特征在于：
第一漏电极(12)与第二源电极(6)通过第一金属互联条(13)进行电气连接；
第一源电极(9)与第二栅电极(7)通过第二金属互联条(14)进行电气连接。


3.根据权利要求书1所述的晶体管，其特征在于：
第二栅电极(7)和第二漏电极(8)的肖特基接触区域采用相同的金属；
第二源电极(6)和第二漏电极(8)的欧姆接触区域采用相同的金属。


4.根据权利要求书1所述的晶体管，其特征在于：
第二源电极(6)和第二漏电极(8)的欧姆接触区域厚度均为262nm；
第二栅电极(7)和第二漏电极(8)的肖特基接触区域厚度均为270-300nm。


5.根据权利要求书1所述的晶体管，其特征在于：
衬底(1)的材料为蓝宝石或碳化硅或硅，厚度为500-600μm；
GaN缓冲层(2)的厚度为1.5-2.5μm；
AlGaN势垒层(3)的厚度为30-40nm；
SiN隔离层(4)的厚度为200-250nm；
第一金属互联条(13)和第二金属互联条(14)的厚度均为300-400nm。


6.根据权利要求书1所述的晶体管，其特征在于：
Si有源层(5)的厚度为150-250nm；
第一栅电极(11)的厚度为150-250nm；
第一源电极(9)和第一漏电极(12)的厚度均为60-100nm；
第一源电极(9)和第一漏电极(12)之间的栅介质层(10)的厚度为10-20nm。


7.一种具有肖特基-欧姆混合漏电极的单片异质集成Cascode晶体管的制作方法，其特征在于，包括如下步骤：
1)制备SiN/AlGaN/GaN/衬底基片：即采用金属有机物化学气相淀积和原子层沉积工艺，先在衬底上依次外延GaN缓冲层和AlGaN势垒层；再在AlGaN势垒层上淀积SiN隔离层，得到SiN/AlGaN/GaN/衬底基片；
2)采用光刻与反应离子刻蚀工艺，在SOI晶片上形成单晶硅薄膜孤岛；
3)采用湿法刻蚀工艺，将2)得到的样品放入49％HF溶液中，刻蚀掉未被单晶硅薄膜孤岛覆盖的埋氧化层；
4)采用光刻工艺，在单晶硅薄膜边缘制作锚点，以防止后续完全刻蚀埋氧化层后单晶硅薄膜的位移和脱落；
5...

【专利技术属性】
技术研发人员：张春福，陈大正，杨国放，张家祺，武毅畅，张苇杭，张进成，郝跃，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61