【技术实现步骤摘要】
3D芯片封装结构及其制备方法
本专利技术涉及半导体封装
，特别是涉及一种3D芯片封装结构及其制备方法。
技术介绍
更低成本、更可靠、更快及更高密度的电路是集成电路封装追求的目标。在未来，集成电路封装将通过不断减小最小特征尺寸来提高各种电子元器件的集成密度。目前，先进的封装方法包括：晶圆片级芯片规模封装(WaferLevelChipScalePackaging，WLCSP)，扇出型晶圆级封装(Fan-OutWaferLevelPackage，FOWLP)，倒装芯片(FlipChip)，叠层封装(PackageonPackage，POP)等等。然而，现有的上述封装方法及上述封装方法得到的封装结构均存在成本较高、集成度不够高、无法满足小型化发展趋势的需要的问题。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种3D芯片封装结构及其制备方法，用于解决现有技术中的封装方法及封装结构存在成本较高、集成度不够高、无法满足小型化发展趋势的需要的问题。为实现上述目的及其他相关目的...
【技术保护点】
1.一种3D芯片封装结构，其特征在于，所述3D芯片封装结构包括：/n重新布线层；/n芯片，倒装键合于所述重新布线层的上表面，且与所述重新布线层电连接；/n第一电连接结构，位于所述重新布线层的上表面，且与所述重新布线层电连接；/n第一塑封层，位于所述重新布线层的上表面，且将所述芯片及所述第一电连接结构塑封；/n第二电连接结构，位于所述第一塑封层的上表面上，且与所述第一电连接结构电连接；/n第二塑封层，位于所述第一塑封层的上表面上，且将所述第二电连接结构塑封；/n第三电连接结构，位于所述第二塑封层的上表面上，且与所述第二电连接结构电连接；/n第三塑封层，位于所述第二塑封层的上表...
【技术特征摘要】 【专利技术属性】
1.一种3D芯片封装结构，其特征在于，所述3D芯片封装结构包括：
重新布线层；
芯片，倒装键合于所述重新布线层的上表面，且与所述重新布线层电连接；
第一电连接结构，位于所述重新布线层的上表面，且与所述重新布线层电连接；
第一塑封层，位于所述重新布线层的上表面，且将所述芯片及所述第一电连接结构塑封；
第二电连接结构，位于所述第一塑封层的上表面上，且与所述第一电连接结构电连接；
第二塑封层，位于所述第一塑封层的上表面上，且将所述第二电连接结构塑封；
第三电连接结构，位于所述第二塑封层的上表面上，且与所述第二电连接结构电连接；
第三塑封层，位于所述第二塑封层的上表面上，且将所述第三电连接结构塑封；
顶层金属线层，位于所述第三塑封层的上表面，且与所述第三电连接结构电连接；
焊球凸块，位于所述重新布线层的下表面，且与所述重新布线层电连接。
2.根据权利要求1所述的3D芯片封装结构，其特征在于：所述重新布线层包括：
布线介电层；
金属叠层结构，位于所述布线介电层内，所述金属叠层结构包括多层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。
3.根据权利要求2所述的3D芯片封装结构，其特征在于：所述重新布线层还包括：
种子层，位于所述布线介电层的下表面，且与所述金属叠层结构电连接；
塑封材料层，位于所述种子层的下表面；所述布线介电层包覆所述种子层及所述塑封材料层；
底层介电层，位于所述布线介电层的下表面。
4.根据权利要求1所述的3D芯片封装结构，其特征在于：所述第一电连接结构、所述第二电连接结构及所述第三电连接结构均包括焊线或导电柱。
5.根据权利要求1所述的3D芯片封装结构，其特征在于：所述3D芯片封装结构还包括：
第一层间介电层，位于所述第一塑封层与所述第二塑封层之间；
第一再布线金属层，位于所述第一层间介电层内，且与所述第一电连接结构及所述第二电连接结构电连接；
第二层间介电层，位于所述第二塑封层与所述第三塑封层之间；
第二再布线金属层，位于所述第二层间介电层内，且与所述第二电连接结构及所述第三电连接结构电连接。
6.根据权利要求1至5中任一项所述的3D芯片封装结构，其特征在于：所述第二塑封层在所述第一塑封层的上表面的正投影位于所述第一塑封层的上表面内；所述第三塑封层在所述第二塑封层的上表面的正投影位于所述第二塑封层的上表面内。
7.根据权利要求6所述的3D芯片封装结构，其特征在于：所述第二塑封层的厚度小于所述第一塑封层的厚度且大于所述第三塑封层的厚度。
8.一种3D芯片封装结构的制备方法，其特征在于，所述3D芯片封装结构的制备方法包括如下步骤：
提供基底，于所述基底的上表面形成牺牲层；
技术研发人员：吴政达，吕娇，陈彦亨，林正忠，
申请(专利权)人：中芯长电半导体江阴有限公司，
类型：发明
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。