一种多重图形化的方法技术

本申请涉及半导体结构的制造方法多重图形化方法，本申请中在多重图形化方法的侧墙结构制程工艺中，在进行刻蚀侧墙层后形成了一层保护层以对下面的掩模层进行保护，从而避免后续的刻蚀工序对掩模层产生不期望的损失而导致的尺寸偏移现象。

【技术实现步骤摘要】
一种多重图形化的方法
本申请涉及半导体器件的制造方法，特别是一种多重图形化的方法。
技术介绍
在半导体制造工艺中，光刻(photolithography)是常用的一种图形化方法。然而光刻工艺会限制所形成的图形的最小节距(pitch)，因而也限制了集成电路向更小尺寸、更高密度方向的发展。多重图形化技术，包括双重图形化(DoublePatterningTechnology，DPT)、四重图形化(QuadrablePatterningTechnology)等，都是一种能够使光刻工艺克服光刻分辨率极限的方法。例如，双重图形化主要包含两种传统的方法：微影-刻蚀-微影-刻蚀(Litho-Etch-Litho-Etch，LELE)和自对准双重图形化(Self-alignedDoublePatterning,SADP)。然而，现有技术形成的双重图形容易发生变形，特别是侧墙两侧的形状深度不同，影响后续刻蚀目标层形成的刻蚀图形的准确性。
技术实现思路
本申请的目的是通过以下技术方案实现的：根据一个或多个实施例，本申请公开本文档来自技高网...

【技术保护点】
1.一种半导体结构的制造方法，包括：/n提供半导体衬底，半导体衬底上有第一硬掩模层；/n形成芯轴图案以及上方的第二硬掩模层；/n形成芯轴两侧的侧墙；/n在相邻两个芯轴的侧墙之间填充保护层；/n将所述第二硬掩模层去除。/n

【技术特征摘要】
1.一种半导体结构的制造方法，包括：
提供半导体衬底，半导体衬底上有第一硬掩模层；
形成芯轴图案以及上方的第二硬掩模层；
形成芯轴两侧的侧墙；
在相邻两个芯轴的侧墙之间填充保护层；
将所述第二硬掩模层去除。


2.根据权利要求1所述的制造方法，其特征在于：
还包括，去除所述芯轴。


3.根据权利要求1所述的制造方法，其特征在于：
还包括，去除所述保护层。


4.根据权利要求3所述的制造方法，其特征在于：
所述去除保护层，是在去除所述芯轴时被一同去除的。


5.根据权利要求1-4任意一项所述的制造方法，其特征在于：
所述形成芯轴图案以及上方的第二硬掩模层，具体是，
在所述第一硬掩模层上提供牺牲层；
在所述牺牲层表面提供第二硬掩模层；
图形化所述第二硬掩模层以暴露出所述牺牲层；
刻蚀所述牺牲层以形成芯轴图案以及上方的第二硬掩模层。


6.根据权利要求1-4任意一项所述的制造方法，其特征在于：
所述形成芯轴两侧的侧墙，具体是，
在所述芯轴侧壁表面、以及上方的第二硬掩模层表面形成侧墙层；
刻蚀侧...

【专利技术属性】
技术研发人员：姜东勋，周娜，李俊杰，王佳，李琳，
申请(专利权)人：中国科学院微电子研究所，真芯北京半导体有限责任公司，
类型：发明
国别省市：北京;11