本发明专利技术设计的是一种声纳图像处理板。该处理板基于ＰＣＩ总线，以ＰＣＩ设备形式安装在ｘ８６微型计算机的主板上。该设备负责接收并处理已经经过ＡＤ变换的声纳数字图像信号。所述的声纳设备同水上主机的接收处理板经由ＵＳＢ电缆、同轴电缆及光纤相连，通过同轴电缆或光纤实现数据从水下至水上的实时传输以及同步处理，并最终实时显示出来。本发明专利技术利用ＦＰＧＡ作为核心处理器，配有ＳＤＲＡＭ进行乒乓缓冲，系统电路规模小，数据吞吐量大，并可实时显示，可实现高分辨率的水下探测并且可在水下目标识别等领域得到广泛应用。
【技术实现步骤摘要】
本专利技术涉及一种信号处理装置，具体地说是一种声纳图像处理板。(二)
技术介绍
数字图像处理技术自上世纪50年代兴起以来越来越受到人们的重视，尤其 是上世纪80年代后，随着计算机技术的飞速发展，该技术不仅应用于民用领域 如机器人视觉、资源探测、气象预报、医学影像分析等，并且在军用领域如水下 目标探测、导弹的精确制导、战场态势分析等也得到了非常广泛的应用。关于这 方面的公开报道也较多，例如中国专利申请号为200710144563.8的专利文件中 公开的"超宽覆盖多波束测深侧扫声纳装置"、美国专利申请号为5142502的专利 文件中公开的"Microcomputer墨based side scanning sonar system"、 CNKI数据库中 公开的高鹏和桑恩方的文章《数字图像声纳的数据采集与处理系统》等。但是现有的图像声纳系统大多应用于自航式潜器等小平台之上，主要的图像 数据处理工作都必须在水下完成，由于空间和功耗等的限制，水下处理的数据吞 吐量和处理效率都无法达到很高。就是说，在小平台水下系统进行的图像处理所 能处理的图像数据量有限。(三)
技术实现思路
本专利技术的目的在于提供一种使用方便、传输速度高，处理速度快的声纳图像 处理板。本专利技术的目的是这样实现的整套接收处理系统放置在岸上或者船上。包括计算机主机部分和PCI总 线扩展图像处理卡5，主机中设计有设备接口驱动程序3、提供人机交互平台的 用户图形显控界面程序2、对上传的处理结果进行存储的数据存储程序4; PCI 总线扩展图像处理卡5的构成包括FPGA主处理芯片8，与FPGA主处理芯片8 电信号连接的第一大容量缓冲器件7、第二大容量缓冲器件9、声纳数字图像原 始数据传输接口IO、 PCI总线接口芯片6; PCI总线扩展图像处理卡5安装在计 算机主机板的PCI总线扩展插槽上，其中声纳数字图像原始数据传输接口 10同水下的图像声纳进行通讯，声纳图像数据也通过这两条线实时上传，PCI总线 接口芯片6提供PCI设备局部总线与计算机的接口 、 FPGA主处理芯片8完成图 像处理运算，第一大容量缓冲器件7、第二大容量缓冲器件9在FPGA主处理芯 片8的控制下将读入的声纳图像数据进行兵乓缓冲存储，经FPGA主处理芯片8 处理完成的图像数据通过PCI总线接口芯片6进行突发传输。 本专利技术还可以包括-1、 所述的声纳数字图像原始数据传输接口10同水下的图像声纳进行通讯是 通过同轴电缆ll、光纤12或USB电缆13连接。2、 所述的声纳数字图像原始数据传输接口10包括hotlink接口主控芯片14 提供同轴电缆11以及光纤12的传输控制，USB接口芯片15对USB电缆通讯进行 控制和传输，数据经hotlink接口主控芯片14、 USB接口芯片15转换后采用高速串 行通讯传输；其中hotlink接口芯片14同FPGA主处理芯片8、 USB接口芯片15同 FPGA主处理芯片由电信号连接。各部分的作用说明如下主机部分l以用户图形显控界面程序2作为人机接口 ，用户通过鼠标和键盘进 行工作参数设置，通过PCI总线同PCI总线扩展图像处理卡5进行通信，包括启动 设备、工作状态寄存器监测、数据接收、数据存储、设备复位、关闭设备等等， 接收上来的图像数据利用用户显控界面程序2进行实时显示，并存入主机的磁盘 中。PCI总线扩展图像处理卡5利用板载的数字图像原始数据传输接口10驱动 USB电缆13、光纤12和/或同轴电缆11从水下声纳设备或者A/D设备接收声纳图像 的数字信号，将串行数据解码成为并行总线数据，送至FPGA主处理芯片调度， 之后利用两片SDRAM即大容量缓冲器件7、 9进行兵乓缓冲传输，随后送回经由 FPGA主处理芯片8处理之后将数据通过PCI总线接口芯片6上传至主机部分1。USB电缆13，光纤12，同轴电缆11负责PCI总线扩展图像处理卡5同声纳图像 数据A/D变换器之间传输数据。主机部分1通过PCI总线为PCI总线扩展图像处理 卡5提供控制命令以及数据传输。PCI总线接口芯片6内置的双端口共享RAM作为总线数据同本地数据交换的 缓冲，将FPGA主处理芯片8发送的数据以突发方式发送至主机部分1，并且其内置的I20消息单元和操作寄存器可以从主机部分1和FPGA主处理芯片双向访问， 可以传递设备中断等信息，避免了数据传递和控制信号的拥堵。 本专利技术的工作原理是此声纳图像处理板需要同图像声纳接收系统协同工作。该声纳图像处理板分 为主机部分1和PCI总线扩展图像处理卡5。这部分安装在岸上或者船体上，负 责对信息进行实时存储以及声纳图像数据的合成和实时显示。PCI总线扩展图像 处理卡5与输入端口同轴电缆11或光纤12连通，系统启动之后，FPGA主处理芯片 将8—直监听水下信号， 一旦监测到信号输入，即通知用户图形显控界面程序2， 由用户决定是否开始接收，也可以由软件设定为一旦监测到信号输入即开始接 收。FPGA主处理芯片8将首先将接收数据存入一个SDRAM，如大容量缓冲器件7 中，待达到一定容量之后，转而将数据存入另一个SDRAM，如大容量缓冲器件9 中，同时开始处理大容量缓冲器件7内的数据，每处理完成一定量的数据，就向 PCI总线接口芯片6以突发方式发送，待完成，则开始处理另一片SDRAM的数据， 外部输入图像信号将转存入刚刚清空的SDRAM。FPGA主处理芯片的外部输入时钟可调，根据锁相环的设置不同，最高可 以达至U400MHz，通过内部功能模块的设计和流水线结构的优化，可以保证FPGA 内部保持较高的运算速度PCI总线接口芯片6的在本地的同步时钟也是由FPGA主处理芯片8提供，并且 数据传输的各种操作也是由FPGA控制实现的。PCI总线接口芯片6的本地同步时 钟最高频率限定为50M，并且由于该芯片即CY7C09449PCI接口芯片的设计位宽 为32bit，因此本地的最高访问速度最高可以达到200MB/s，并且，PCI总线端的 同步时钟为主机板上的33MHz时钟，对于32bit计算机系统，PCI总线上的数据率 就被限制在了133MB/s，因此该设计在总线端的理论最高速可以达到133MB/s。主机部分1的用户图形显控界面程序2视任务不同而采用不同设置。如果仅需 要监视，则不启动数据存储程序4，而仅对图像数据进行实时显示；如果只存储， 就不启动图像的显示程序。默认是显示和存储功能都开启。本专利技术针对的是采用有缆连接的声纳系统，对于这类系统，图像数据的处理 常常是利用水上计算机的通用处理器进行处理，这种方式因为占用了大量处理器 资源而显得效率低下；即便是进行硬件预处理，也常常使用大功耗的DSP，或者为DSP处理芯片附加复杂的电路系统进行运算，实现起来较为复杂，并且由f DSP本身字长和内部结构的限制，在运算能力上同具有大量乘累加、寄存器模块 的FPGA相比，在例如巻积，FFT等运算上处于劣势。本专利技术专利是一种适用于图像声纳的图像信号处理卡，直接通过同轴电缆或 光线接口接收已经过A/D变换的数字图像信号，电路结构简单，数据传输采用 两片SDRAM进行乒乓缓冲，板级的信号处理和大部分传输控制功能都在FPGA 主处理芯片内部完成。最后将数据通过PCI总线上传，在计算机上实时显示本文档来自技高网...
【技术保护点】
一种声纳图像处理板，包括计算机主机部分［１］和ＰＣＩ总线扩展图像处理卡［５］，其特征是：主机中设计有设备接口驱动程序［３］、提供人机交互平台的用户图形显控界面程序［２］、对上传的处理结果进行存储的数据存储程序［４］；ＰＣＩ总线扩展图像处理卡［５］的构成包括ＦＰＧＡ主处理芯片［８］，与ＦＰＧＡ主处理芯片［８］电信号连接的第一大容量缓冲器件［７］、第二大容量缓冲器件［９］、声纳数字图像原始数据传输接口［１０］、ＰＣＩ总线接口芯片［６］；ＰＣＩ总线扩展图像处理卡［５］安装在计算机主机板的ＰＣＩ总线扩展插槽上，其中：声纳数字图像原始数据传输接口［１０］同水下的图像声纳进行通讯，声纳图像数据也通过这两条线实时上传，ＰＣＩ总线接口芯片［６］提供ＰＣＩ设备局部总线与计算机的接口、ＦＰＧＡ主处理芯片［８］完成图像处理运算，第一大容量缓冲器件［７］、第二大容量缓冲器件［９］在ＦＰＧＡ主处理芯片［８］的控制下将读入的声纳图像数据进行乒乓缓冲存储，经ＦＰＧＡ主处理芯片［８］处理完成的图像数据通过ＰＣＩ总线接口芯片［６］进行突发传输。
【技术特征摘要】
【专利技术属性】
技术研发人员：王广新，卞红雨，祝海凤，刘振飞，
申请(专利权)人：哈尔滨工程大学，
类型：发明
国别省市：93[中国|哈尔滨]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。