一种基于FPGA的图像处理装置制造方法及图纸

一种基于FPGA的图像处理装置，包括图像处理板卡和计算机主机部分；所述图像处理板卡用于完成图像信号的采集、处理、存储，并将原始图像数据和特征值数据打包传输至计算机主机部分；所述计算机主机部分用于接收和解析图像处理板卡发送来的数据包，同时提供图像分类器和用户界面软件。所述图像处理板卡采用PCIe总线扩展方式安装在计算机主机部分的主板上。本发明专利技术之基于FPGA的图像处理装置，电路规模小，硬件集成度高，具有良好的实时性和可扩展性。

【技术实现步骤摘要】
本专利技术涉及图像处理
，更具体的说是涉及一种基于FPGA的图像处理装置。
技术介绍
目前，在钢铁、机械制造、电气等诸多行业，自动化生产、检测、控制技术得到广泛应用，机器视觉技术伴随计算机技术、高速高分辨率拍摄技术的发展，技术日臻成熟，机器视觉技术的高速发展有力的推动了图像处理技术的发展。图像处理的硬件实现方法目前有诸如专用集成电路(ASIC)、数字信号处理器(DSP)、现场可编程门阵列(FPGA)的方法。ASIC是针对特定应用而定制的专用集成电路，可根据用户需求和项目需要，将常用的FFT、卷积、求统计特性等信号处理算法固化到芯片·内部去，ASIC的专用性和特殊性，使得其在众多的图像处理方案中算法实现速度最快，同时存在开发周期长、价格昂贵、灵活性受限的缺点，在芯片设计的某个环节中的失误很可能会导致芯片投产后的致命错误，使得ASIC在民用领域使用受限。图像处理领域涌现出较多的DSP厂商(TI等)，因其具备较大规模的硬件乘法器，使得在做常用的信号处理算法时比常规的CPU、MCU快十倍甚至更多，但是DSP仅对特定运算提供硬件优化，其指令执行本质上还是串行机制，还是不能轻松满足大部分的算法需求。FPGA作为ASIC的一个特例，支持用户多次编程，因其富余的逻辑资源(几十万门 数千万门)、大规模的嵌入式的Block RAM、PCIe硬核、丰富的布线资源等等优势让其在图像处理领域得到广泛的应用。近年来论文和专利描述中，基于FPGA图像处理的硬件实现方法，大多同时利用FPGA的并行执行能力和外挂处理器指令集，一般有FPGA+DSP，FPGA+ARM, FPGA+MCU的方案，但这些方案因多个芯片及必要的外围电路设计到同一个硬件板卡上，存在板级规模大、集成度低等缺点，同时给项目研发带来了额外的芯片间的通信调试工作。
技术实现思路
本专利技术要解决的技术问题是，克服传统图像处理硬件方案板级规模大、集成度低的问题，提供一种具备强大的图像处理硬件实现的能力、集成度高的基于FPGA的图像处理>j-U ρ α装直。本专利技术解决其技术问题所采用的技术方案是 一种基于FPGA的图像处理装置，包括图像处理板卡和计算机主机部分； 所述图像处理板卡用于完成图像信号的采集、处理、存储，并将原始图像数据和特征值数据打包传输至计算机主机部分； 所述计算机主机部分用于接收和解析图像处理板卡发送来的数据包，同时提供图像分类器和用户界面软件。所述图像处理板卡采用PCIe总线扩展方式安装在计算机主机部分的主板上，图像处理板卡和计算机主机间的通信符合PCIe通信协议规范。优选的，在基于FPGA的图像处理装置中，所述图像处理板卡包括图像采集模块、片内Block RAM、图像处理模块、数据封装模块、DMA模块、MUX模块、PCIe桥、PCIe硬核、MicroBlaze软核处理器、时间示波器以及DDR2内存条。所述MicroBlaze软核处理器通过PLB总线分别与DMA模块、MUX模块、PCIe桥和时间示波器连接；Micix)BlaZe软核处理器还与数据封装模块连接；图像处理模块与MicroBlaze软核处理器连接，图像处理模块与片内Block RAM双向连接；图像采集模块、片内Block RAM、数据封装模块、DMA模块、MUX模块依次连接；MUX模块与PCIe桥双向连接；MUX模块与DDR2内存条双向连接；PCIe桥与PCIe硬核双向连接；PCIe硬核通过PCIe总线与计算机主机部分连接。所述图像采集模块用于完成图像设备(如高速线阵相机等)输出信号的采集，并按照片内Block RAM的时序特性输出图像数据流； 所述片内Block RAM用于完成图像信号的实时缓存； 所述图像处理模块用于完成图像的特征值实时运算和存储；所述图像处理模块自定义了寄存器组，计算完的特征值数据存储于对应寄存器中，MicroBlaze软核处理器可根据对应中断信号读走相应特征值； 所述数据封装模块用于完成存储图像和图像特征值数据的封装打包； 所述DMA模块用于完成数据包的直接内存存取，DMA (direct memory access)为直接内存存取，此操作可在MicroBlaze软核处理器不干预的情况下直接将数据流从片内BlockRAM中导出至PCIe链路(即PCIe桥和PCIe硬核)，大大的提升了数据传输速度； 所述MUX模块用于完成数据链路的切换，决定数据包是传送至DDR2内存条还是PCIe链路(即PCIe桥和PCIe硬核)； 所述PCIe桥用于完成PCIe通信接口的行为和逻辑控制，完成FPGA图像处理板卡的PLB总线地址和计算机主机部分的内存条物理地址映射； 所述PCIe硬核用于完成PCIe通信接口中应用层以下通信层次的封包解包处理； 所述DDR2内存条用于完成FPGA图像处理板卡本地的所有感兴趣的数据缓存和组织，标配512MB，最大可支持2GB ； 所述MicroBlaze软核处理器，通过PLB总线对DMA模块、MUX模块、PCIe桥、数据封装模块以及时间示波器的寄存器进行配置，完成各模块(即DMA模块、MUX模块和数据封装模块)的初始化和行为控制。所述MicroBlaze软核处理器对DMA模块进行智能化管理，以环形FIFCKfirst infirst output先入先出队列)的形式管理DMA任务，彻底解决了 DMA任务繁重而在某一时刻DMA只能响应其中一个请求所导致的数据传输请求丢失，FIFO中的每个数据单元为一个传输任务数据结构。所述时间示波器对图像处理板卡中感兴趣程序段的执行时间进行测量，并存储至所述DDR2内存条中，从而可以快速准确的观察到如图像数据处理核数据流传输所耗用的时间，进而分析系统性能，优化设计。图像处理板卡可为高集成度单芯片，图像采集模块、片内BlockRAM、图像处理模块、数据封装模块、DMA模块、MUX模块、PCIe桥、PCIe硬核、MicroBlaze软核处理器、时间示波器均可由VHDL语言和C语言设计，均集成于芯片内部。优选的，在基于FPGA的图像处理装置中，所述计算机主机部分包括PCIe设备驱动程序、PC共享内存、图像存储介质、图像分类器、界面软件。所述PCIe设备驱动程序与PC共享内存双向连接，PC共享内存与界面软件、图像分类器、图像存储介质连接，图像分类器与界面软件连接。所述PCIe设备驱动程序支持图像处理板卡的挂载，完成数据包的接收、解析和存储； 所述图像存储介质为非易失性存储单元，可为硬盘、FLASH等存储形式； 所述图像分类器含有图像特征值数据库，可根据计算机接收的特征值数据，对接收图像进行智能分类； 所述界面软件提供人机交互的图像化界面程序，具备图像实时监控、图像特征分类显示、历史数据查询及故障报警等功能。 所述图像处理板卡的图像数据流方向为原始图像输入图像采集模块，由图像采集模块对图形信号进行采集并存储至片内Block RAM，图像处理模块对片内Block RAM中的图像数据进行处理后得到特征值数据，特征值数据经MicroBlaze软核处理器传送至数据封装模块，通过数据封装模块对特征值数据和存储图像封装为数据包，数据包作为DMA模块的源数据，一路通过PCIe桥、PCIe硬核透传至计算机主机部分本文档来自技高网...

【技术保护点】
一种基于FPGA的图像处理装置，其特征在于，包括图像处理板卡和计算机主机部分；所述图像处理板卡用于完成图像信号的采集、处理、存储，并将原始图像数据和特征值数据打包传输至计算机主机部分；所述计算机主机部分用于接收和解析图像处理板卡发送来的数据包，同时提供图像分类器和用户界面软件；所述图像处理板卡采用PCIe总线扩展方式安装在计算机主机部分的主板上。

【技术特征摘要】
1.一种基于FPGA的图像处理装置，其特征在于，包括图像处理板卡和计算机主机部分； 所述图像处理板卡用于完成图像信号的采集、处理、存储，并将原始图像数据和特征值数据打包传输至计算机主机部分； 所述计算机主机部分用于接收和解析图像处理板卡发送来的数据包，同时提供图像分类器和用户界面软件； 所述图像处理板卡采用PCIe总线扩展方式安装在计算机主机部分的主板上。2.根据权利要求I所述的基于FPGA的图像处理装置，其特征在于，所述图像处理板卡包括图像采集模块、片内Block RAM、图像处理模块、数据封装模块、DMA模块、MUX模块、PCIe桥、PCIe硬核、MicroBlaze软核处理器、时间示波器以及DDR2内存条； 所述MicroBIaze软核处理器通过PLB总线分别与DMA模块、MUX模块、PCIe桥和时间示波器连接；MicroBlaze软核处理器还与数据封装模块连接；图像处理模块与MicroBlaze软核处理器连接，图像处理模块与片内Block RAM双向连接；图像采集模块、片内Block RAM、数据封装模块、DMA模块、MUX模块依次连接；MUX模块与PCIe桥双向连接；MUX模块与DDR2内存条双向连接；PCIe桥与PCIe硬核双向连接；PCIe硬核通过PCIe总线与计算机主机部分连接； 所述图像采集模块用于完成图像设备输出信号的采集，并按照片内Block RAM的时序特性输出图像数据流； 所述片内Block RAM用于完成图像信号的实时缓存； 所述图像处理模块用于完成图像的特征值实时运算和存储；所述图像处理模块自定义寄存器组，计算完的特征值数据存储于对应寄存器中，MicroBlaze软核处理器根据对应中断信号读走相应特征值； 所述数据封装模块用于完成存储图像和图像特征值数据的封装打包； 所述DMA模块用于完成数据包的直接内存存取，DMA为直接内存存取，在MicroBlaze软核处理器不干预的情况下直接将数据流从片内Block RAM中导出至PCIe链路； 所述MUX模块用于完成数据链路的切换，决定数据包是传送至DDR2内存条还是PCIe链路； 所述PCIe桥用于完成PCIe通信接口的行为和逻辑控制，完成FPGA图像处理板卡的PLB总线地址和计算机主机部分的内存条物理地址映射； 所述PCIe硬核用于完成PCIe通信接口中应用...

【专利技术属性】
技术研发人员：何怡刚，罗旗舞，
申请(专利权)人：湖南大学，
类型：发明
国别省市：