时序比较器、数据取样装置、以及测试装置制造方法及图纸

本发明专利技术中所述的数据取样装置包含：多数段第１可变延迟元件，其以第１延迟量依次延迟数据信号；多数段第２可变延迟元件，其以大于第１延迟量的第２延迟量依次延迟选通信号；以及多数个时序比较器，其利用由同一段的第２可变延迟元件而延迟的选通信号，对由多数段第１可变延迟元件而延迟的多数个数据信号进行取样；并且，时序比较器具备：动态Ｄ－ＦＦ电路，其根据选通信号且使用寄生电容锁存数据信号并进行输出，以及正反馈Ｄ－ＦＦ电路，其根据延迟的选通信号且使用正反馈电路将动态Ｄ－ＦＦ电路所输出的输出信号锁存并进行输出。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种时序比较器、数据取样装置、以及测试装置，特别是涉及一种测定精度较高的时序比较器、具备该时序比较器的数据取样装置、以及具备该时序比较器且用于测试被测试设备的测试装置。而且，本申请与下述日本专利申请相关联。关于承认参照文献的加入的指定国，将下述申请中所揭示的内容以参照的形式而加入本申请，使其成为本申请内容的一部分。特愿2003-391454申请日平成15年11月20日
技术介绍
近年来，当设计大规模的逻辑电路时，多使用CMOS(ComplementaryMetal-Oxide Semiconductor，互补性氧化金属半导体)电路进行设计而用于产品中，半导体测试装置中亦同样，大部分逻辑电路中使用CMOS电路。然而，半导体测试装置中，对于将被测试设备所输出的数据信号(data signal)与选通信号(strobe signal)进行比较的时序比较器(timing comparator)的精度有所要求的部分，在LSI(Large-scale integration，大规模集成电路)供应商所提供的一般的巨集(macro)中、或者对该等巨集进行调整之后不能够确保需要的精度，本文档来自技高网...

【技术保护点】
一种数据取样装置，适于根据选通信号对数据信号进行取样，其特征在于所述数据取样装置包括：多数段第１可变延迟元件，以串联的方式连接，且以第１延迟量依次延迟上述数据信号；　多数段第２可变延迟元件，以串联的方式连接，且以大于上述第１ 延迟量的第２延迟量依次延迟上述选通信号；以及多数个时序比较器，利用与各上述多数段第１可变延迟元件为相同段的上述第２可变延迟元件所延迟的上述选通信号，对于各上述多数段的第１可变延迟元件所延迟的各多数个上述数据信号进行取样；并且，　 　上述各多数个时序比较器包括：动态Ｄ触发电路，根据上述时序比较器所接收的上述选通信号，使用寄...

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：须田昌克，须藤训，冈安俊幸，
申请(专利权)人：爱德万测试株式会社，
类型：发明
国别省市：JP[日本]