输入/输出连续性测试模式电路制造技术

一种在集成电路器件中的连续性测试模式电路（２０），该电路包括在连续性测试模式和正常工作模式之间进行转换的转换装置（２８）。测试模式的特征是一个或多个输入销（２２）和一个或多个输出销（３２）进行直接电气连接以便可对销及芯片封装以及对芯片插口及电路板进行连续性测试。在正常工作模式时，芯片的工作不受测试模式电路的影响。该连续性测试电路可以测试机件插口和／或器件板的连续性以确保测试的正确性及器件编程的准确性。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般涉及半导体集成电路器件，更具体地说涉及集成电路器件内的一种电路，此电路用于测试机件的输入及输出销的连续性。
技术介绍
近年来，半导体集成电路器件的密度(集成度)大大增加。一方面是存储器的存储量增加以及逻辑电路的复杂程度的增加，另一方面是器件封装尺寸的减小。这导致集成电路器件的间距较小而引线数目增加。这种向着高密度器件发展的趋势所带来的一个问题是更难以确保在器件要编程或测试时器件的所有的销(输入以及输出的销)在插口或电路板中具有稳固或良好的接触。如果器件销在测试插口或电路板中没有良好的接触，那么，随后进行的器件测试及编程就会产生错误的测试结果，最后会导致该器件失效或产生故障。授予Knotts的美国专利5,983,377号揭示了一种用于测试销是否发生故障的系统和电路。该系统包括一个外测试机及一用来测试的电路。外测试机与该电路的诸销相连接并且配置成测试数据可输入该电路之中。该外测试机也可以接收从该电路来的连续性数据并且可以通过比较测试数据和连续性数据而测出销的故障。该电路包括多个链式连接的扫描单元。当测试输入销时，该外测试机向输入销输入一测试图形，并且把一连续性图形存储入与该输入销机电连接的扫描单元之中。然后，依次从该电路中扫描出连续性图形并且把此连续性图形与测试图形相比较。当测试输出销时，该外测试机依次把一测试图形扫入与输出销相连的扫描单元，并把在输出销上产生的连续性图形与测试图形相比较。但是人们希望能够同时测试输入和输出销，同时还希望可以把IC器件配置成可以有选择地进入测试状态(模式)及它的正常工作状态(模式)而用不着专门的外测试电路。授予Kawata等人的美国专利4,825,414号揭示一种集成电路器件，该器件具有一正常工作模式以及一用于测试机件内存储块的测试模式。然而Kawata等人没有提及对器件的输入和输出销的连续性的测试。本专利技术的目的是提供一具有输入/输出连续性测试模式电路的集成电路器件，该测试电路可用于确保在对器件进行测试或编程时器件插口或器件电路板的连续性。专利技术概要本专利技术的目的是用集成电路器件中的连续性测试模式电路来实现的。该集成电路器件中有一转换装置，可用于在连续性测试模式和正常操作模式之间进行转换。测试模式的特征是一个或多个输入插脚或销(Pin)与一个或多个输出插脚或销(Pin)是直接处于电气连接状态以便对芯片封装的销及芯片插口或电路板中的销进行连续性测试。而且在处于正常工作模式时，芯片的工作不受测试模式电路的影响。在本专利技术的一个实施例中，使用了在正常工作使用的输入输出缓冲器，在它们中间有一个多路转换器。在测试模式启动时，该多路转换器把输入缓冲器与输出缓冲器相连。从输入销通过输入缓冲器的信号此时直接通到输出缓冲器及输出销。在正常工作模式时，就不用这样的直接连接。此时，该输出缓冲器接受从器件其他部分来的信号而不是直接来自输入缓冲器的信号。在本专利技术的第二个实施例中，在电路之中包括了作为测试模式的另外的输入输出缓冲器。这些缓冲器连接在输入输出销之间，与正常工作时的缓冲器并联，只有在进行测试时(在测试模式时)才被启动。本专利技术的测试模式电路可以在开始编程循环之前先测试所有的销在编程插口或电路板中的接触是否良好。测试信号可以加在输入销上，然后对在输出销上产生的信号进行检查以确定接触是否良好。该测试模式电路是包括在器件内的，因此不需要用专门的外部电路就可以对器件进行测试。测试模式电路可以通过软件指令或类似方法在芯片上进行启动。附图简单介绍附图说明图1是本专利技术测试模式电路第一实施例的方块图。图2是本专利技术测试模式电路的第二实施例的方块图。图3-5是本专利技术测试模式电路的另外几个实施例的方块图。本专利技术的较佳方式请参阅图1。图中示出了本专利技术的测试模式电路的第一个实施例。在集成电路器件中，输入销和输出销连接到器件表面上的衰减器(Pad)上。在图1的电路20中，至少有一个输入衰减器22和一个输出衰减器32。输入衰减器连接到正常工作的输入缓冲器24，而输出衰减器32连接到正常工作时的输出缓冲器34的输出上。一多路转换器28接在正常工作时的输入缓冲器24和正常工作时的输出缓冲器34之间。该多路转换器28接收来自正常输入缓冲器24的输出的第一数据输入信号25，并接受集成电路器件内的其他逻辑电路来的一第二数据输入信号27。正常输入缓冲器24的输出23也可以到集成电路器件内的其他逻辑信号39中去。多路转换器28的输出29连接到正常输出缓冲器34的输入。一测试启动信号31用作多路转换器的数据选择线。该测试启动信号31可以通过输入软件指令或其他等效途径在芯片上加以启动。当测试启动信号处于第一状态时，该多路转换器28选择连接到正常工作时的输入缓冲器24的输出的数据输入25。这在正常工作时的输入缓冲器24和正常工作时的输出缓冲器34之间提供了一直接的电气连接，因此在输入销22和输出销32之间提供了一直接的电气连接。在这种情况下，集成电路器件将工作在连续性测试模式。在测试模式工作时，信号可以加在输入销上，允许对输出销32上的信号进行考核以确定销与器件插口或电路板有无连续性。如果在销上接收到的输出信号33与预期的输出信号不同，这就表明在销和插口或电路板之间存在机械接触问题。当测试启动信号31是处于第二状态时，多路转换器选择的输入就将是接受来自集成电路器件中其他逻辑电路39信号的输入27。另一数据信号25则不被选择，因此芯片的工作从正常工作时的输入缓冲器24到其他芯片逻辑电路39，然后从其他逻辑电路39通过多路转换器28到正常工作时的输出缓冲器34，然后到输出销32。换句话说，器件工作于正常操作模式，在输入销22和输出销32之间没有直接连接。现请参阅图2。图中示出了本专利技术的第二实施例。此实施例的电路40包括一对测试模式缓冲器，包含测试模式输入缓冲器44和测试模式输出缓冲器46。测试模式缓冲器44，46并联，连接到正常工作时的输入缓冲器24及正常工作时的输出缓冲器34。如图2所示，正常工作时的输入缓冲器24接受从输入销22来的信号21，缓冲器23的输出则供给到器件中的其他逻辑电路39。从其他逻辑电路39所产生的信号27输入到正常工作时的输出缓冲器34，该输出缓冲器34的输出33提供给输出销32。测试模式缓冲器44及46各自包括一测试启动信号41，此信号41由一软件指令或由其他等效方法在芯片上产生。当测试启动信号41处于第一状态时，测试模式缓冲器44，46被启动，在输入销22及输出销24之间提供一直接的测试连接。当测试启动信号41处于第二状态时，测试模式缓冲器44，46不工作，从而该集成电路器件工作在正常的工作模式。关于测试模式缓冲器44，46，这些缓冲器可以用许多不同的方法进行设计。在图2所示的例子中，测试模式输出缓冲器是一三态缓冲器电路。输入信号43进入测试模式输入缓冲器时是作为输入一或非(NOR)门70的输入信号输入的。NOR门70的第二个输入信号是测试启动信号41，或非门70的输出45是通过倒相器71倒相的，倒相器71的输出47进入测试模式输出缓冲器46。测试模式输入缓冲器44的输出信号47作为第一输入提供给与非(NAND)门72。该测试启动信号41还作为输入信号提供给测试模式输出缓冲器46。一或非门(本文档来自技高网...

【技术保护点】
一种在集成电路器件中的连续性测试模式电路，该电路包括： 至少一个输入销及至少一个输出销； 一组正常工作中用的缓冲器，包括电气连接到该至少一个输入销的输入缓冲器以及电气连接到该至少一个输出销的输出缓冲器，以及 用于在测试模式和正常工作模式之间进行转换的装置，所述测试模式的特征在于，该至少一个输入销经由正常工作中用的模式缓冲器直接连接到该至少一个输出销，而所述正常工作模式的特征在于，该至少一个输入销不直接连接于该所述至少一个输出销。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：ES惠，DR富兰克林，
申请(专利权)人：爱特梅尔股份有限公司，
类型：发明
国别省市：US[美国]