半导体器件的栅极结构及其形成方法技术

本发明专利技术的实施例公开了具有被配置为提供超低阈值电压的不同栅极结构的半导体器件的结构以及制造该半导体器件的方法。半导体器件包括分别在第一和第二纳米结构层中的第一和第二纳米结构沟道区域，以及分别围绕第一和第二纳米结构沟道区域的第一和第二全环栅(GAA)结构。第一GAA结构包括具有第一栅极介电层、Al基的n型功函金属层、第一金属覆盖层和第一栅极金属填充层的Al基的栅叠件。第二GAA结构包括具有第二栅极介电层、无Al的p型功函金属层、金属生长抑制层、第二金属覆盖层和第二栅极金属填充层的无Al的栅叠件。

【技术实现步骤摘要】
半导体器件的栅极结构及其形成方法
本专利技术的实施例总体涉及半导体领域，更具体地，涉及半导体器件的栅极结构及其形成方法。
技术介绍
随着半导体技术的进步，对更高存储容量、更快的处理系统、更高性能和更低成本的需求不断增长。为了满足这些需求，半导体行业继续缩小半导体器件的尺寸，诸如包括平面MOSFET和鳍式场效应晶体管(finFET)的金属氧化物半导体场效应晶体管(MOSFET)。这种缩小增加了半导体制造工艺的复杂性。
技术实现思路
本专利技术的实施例提供了一种半导体器件，包括：衬底；第一纳米结构层的第一堆叠件和第二纳米结构层的第二堆叠件，其中，所述第一纳米结构层和所述第二纳米结构层以交替配置布置在所述衬底上；具有相反导电类型的第一外延区域和第二外延区域，分别在所述第一堆叠件和所述第二堆叠件上；第一纳米结构沟道区域和第二纳米结构沟道区域，分别在所述第一堆叠件的所述第一纳米结构层中和所述第二堆叠件的所述第二纳米结构层中；以及第一全环栅(GAA)结构和第二全环栅结构，分别围绕所述第一纳米结构沟道区域和所述第二纳米结构沟道区域，其中，本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n衬底；/n第一纳米结构层的第一堆叠件和第二纳米结构层的第二堆叠件，其中，所述第一纳米结构层和所述第二纳米结构层以交替配置布置在所述衬底上；/n具有相反导电类型的第一外延区域和第二外延区域，分别在所述第一堆叠件和所述第二堆叠件上；/n第一纳米结构沟道区域和第二纳米结构沟道区域，分别在所述第一堆叠件的所述第一纳米结构层中和所述第二堆叠件的所述第二纳米结构层中；以及/n第一全环栅(GAA)结构和第二全环栅结构，分别围绕所述第一纳米结构沟道区域和所述第二纳米结构沟道区域，/n其中，所述第一全环栅结构包括具有第一栅极介电层、Al基的n型功函金属层、第一金属覆盖层和第一栅极金...

【技术特征摘要】
20190522 US 62/851,211;20200110 US 16/739,6761.一种半导体器件，包括：
衬底；
第一纳米结构层的第一堆叠件和第二纳米结构层的第二堆叠件，其中，所述第一纳米结构层和所述第二纳米结构层以交替配置布置在所述衬底上；
具有相反导电类型的第一外延区域和第二外延区域，分别在所述第一堆叠件和所述第二堆叠件上；
第一纳米结构沟道区域和第二纳米结构沟道区域，分别在所述第一堆叠件的所述第一纳米结构层中和所述第二堆叠件的所述第二纳米结构层中；以及
第一全环栅(GAA)结构和第二全环栅结构，分别围绕所述第一纳米结构沟道区域和所述第二纳米结构沟道区域，
其中，所述第一全环栅结构包括具有第一栅极介电层、Al基的n型功函金属层、第一金属覆盖层和第一栅极金属填充层的Al基的栅叠件，并且
其中，所述第二全环栅结构包括具有第二栅极介电层、无Al的p型功函金属层、金属生长抑制层、第二金属覆盖层和第二栅极金属填充层的无Al的栅叠件。


2.根据权利要求1所述的半导体器件，其中，所述金属生长抑制层设置在所述无Al的p型功函金属层上。


3.根据权利要求1所述的半导体器件，其中，所述金属生长抑制层与所述无Al的p型功函金属层物理接触。


4.根据权利要求1所述的半导体器件，其中，所述金属生长抑制层围绕所述第二纳米结构沟道区域。


5.根据权利要求1所述的半导体器件，其中，所述Al基的n型功函金属层与所述第一栅极介电层物理接触。


6.一种半导体器件，包括：
衬底；
第一纳米结构层的第一堆叠件和第二纳米结构层的第二堆叠件，其中，所述第一纳米结构层和所述第二纳米结构层以交替配置布置在所述衬底上；
第一纳米结构沟道区域和第二纳米结构沟道区域，分别在所述第一堆叠件的所述第一纳米结构层中和所述第二堆叠件的所述第二纳米结构层中；
第一栅极结构，设...

【专利技术属性】
技术研发人员：程仲良，方子韦，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71