【技术实现步骤摘要】
三维电容器结构及其制作方法
本专利技术属于半导体集成电路制造领域，特别是涉及一种具有高电容低成本的三维电容器结构及其制作方法。
技术介绍
目前，三维硅基电容器的电容密度可达到1.5uf/mm2左右，与传统的片式多层陶瓷电容器MLCC相当。现有的三维硅基电容器的发展方向是通过增加鳍形电容的高宽比来增加电容的有效面积。现有的一种三维硅基电容器的制作方法如图1～图6所示，所述制作方法包括如下步骤：步骤1)，提供一高导电率的硅衬底101，在所述硅衬底中刻蚀出高深宽比的电容孔102，所述高导电率的硅衬底作为电容器的下极板，如图1所示。步骤2)，在所述硅衬底101及所述电容孔102的表面形成电容介质层103，如图2所示。步骤3)，在所述电容孔102中填充导电材料104，作为电容器的上极板，如图3所示。步骤4)，刻蚀去除多余的导电材料104，如图4所示。步骤5)，沉积隔离层105，如图5所示。步骤6)，在所述隔离层105中刻蚀出引出孔106，如图6所示。上述的制作方法具有以下...
【技术保护点】
1.一种三维电容器结构的制作方法，其特征在于，所述制作方法包括步骤：/n1)提供一导电基底，于所述导电基底上形成堆叠结构，所述堆叠结构包括交替层叠的导电层及牺牲层；/n2)于所述导电基底及堆叠结构中形成导电支撑柱，所述导电支撑柱连接所述导电层及所述导电基底；/n3)于所述堆叠结构刻蚀沟槽，所述沟槽将所述堆叠结构隔离成多个鳍形堆叠单元，每个所述鳍形堆叠单元至少包含一根所述导电支撑柱；/n4)选择性刻蚀去除所述鳍形堆叠单元中的牺牲层以形成空腔层，所述空腔层显露所述鳍形堆叠单元中的导电层表面，且所述导电层由所述导电支撑柱支撑；/n5)采用半球状颗粒化工艺对所述鳍形堆叠单元中的导电...
【技术特征摘要】
1.一种三维电容器结构的制作方法，其特征在于，所述制作方法包括步骤：
1)提供一导电基底，于所述导电基底上形成堆叠结构，所述堆叠结构包括交替层叠的导电层及牺牲层；
2)于所述导电基底及堆叠结构中形成导电支撑柱，所述导电支撑柱连接所述导电层及所述导电基底；
3)于所述堆叠结构刻蚀沟槽，所述沟槽将所述堆叠结构隔离成多个鳍形堆叠单元，每个所述鳍形堆叠单元至少包含一根所述导电支撑柱；
4)选择性刻蚀去除所述鳍形堆叠单元中的牺牲层以形成空腔层，所述空腔层显露所述鳍形堆叠单元中的导电层表面，且所述导电层由所述导电支撑柱支撑；
5)采用半球状颗粒化工艺对所述鳍形堆叠单元中的导电层表面进行处理，以在所述导电层表面形成粗糙导电结构；
6)于所述导电层表面及所述沟槽底部形成电容介质层；
7)于所述空腔层及所述沟槽中填充导电材料，以形成三维电容器结构的第一电极，所述导电层由所述导电支撑柱电性引出至所述导电基底，以形成三维电容器的第二电极。
2.根据权利要求1所述的三维电容器结构的制作方法，其特征在于：所述牺牲层和所述导电层的厚度比介于0.5～2之间。
3.根据权利要求1所述的三维电容器结构的制作方法，其特征在于：所述牺牲层的材料包括SiOx、SiNx、SiON及非晶碳中的一种。
4.根据权利要求1所述的三维电容器结构的制作方法，其特征在于：所述导电层的电阻率小于10ohm*m，所述导电层包括掺杂的多晶硅、W、Ti、TiN、Ta、TaN及Al中的一种。
5.根据权利要求1所述的三维电容器结构的制作方法，其特征在于：所述鳍形堆叠单元呈周期性阵列排布。
6.根据权利要求1所述的三维电容器结构的制作方法，其特征在于：步骤4)采用各向同性选择性蚀刻去除所述牺牲层。
7.根据权利要求6所述的三维电容器结构的制作方法，其特征在于：所述各向同性选择性刻蚀对所述牺牲层及所述导电层的刻蚀速率比不小于20:1。
8.根据权利要求1所述的三维电容器结构的制作方法，其特征在于：步骤6)采用原子层沉积工艺于所述导电层表面形成电容介质层。
9.根据权利要求1所述的三维电容器结构的制作方法，其特征在于：所述电容介质层包括SiOx、HfOx、TaOx、SiNx及AlOx中的一种或两种以上组成的叠层。
10.根据权利要求1所述的三维电容器结构的制作方法，其特征在于：步骤4)去除所述导电层后，所述导电支撑柱的表面裸露于所述空腔层，...
【专利技术属性】
技术研发人员：尹晓明，肖德元，马强，
申请(专利权)人：芯恩青岛集成电路有限公司，
类型：发明
国别省市：山东;37
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。