半导体装置和制造半导体装置的方法制造方法及图纸

半导体装置和制造半导体装置的方法。在一个实例中，一种半导体装置可以包括：(a)电子装置，所述电子装置包括装置顶部侧、与所述装置顶部侧相对的装置底部侧，以及在所述装置顶部侧与所述装置底部侧之间的装置侧壁；(b)第一导体，所述第一导体包括在所述装置侧壁上的第一导体侧区段、在所述装置顶部侧上并且耦合到所述第一导体侧区段的第一导体顶部区段以及耦合到所述第一导体侧区段的第一导体底部区段；以及(c)保护材料，所述保护材料覆盖所述第一导体和所述电子装置。所述第一导体顶部区段的下表面可以高于所述装置顶部侧，并且所述第一导体底部区段的上表面可以低于所述装置顶部侧。本文中也公开其它实例和相关方法。

【技术实现步骤摘要】
半导体装置和制造半导体装置的方法
本公开总体上涉及电子装置，并且更明确地说涉及半导体装置和制造半导体装置的方法。
技术介绍
先前的半导体封装和形成半导体封装的方法不够好，例如，使得成本过高、可靠性降低、性能相对较低或封装尺寸过大。通过将常规和传统方法与本公开进行比较并且参考附图，本领域的技术人员将清楚此类方法的其它局限性和缺点。
技术实现思路
在本专利技术的一态样中，一种半导体装置，其包括：电子装置，所述电子装置包括：装置顶部侧，所述装置顶部侧包括装置第一端子；装置底部侧，所述装置底部侧与所述装置顶部侧相对；以及装置第一侧壁，所述装置第一侧壁在所述装置顶部侧与所述装置底部侧之间；以及衬底，所述衬底包括：介电材料，所述介电材料包括：介电质顶部区段，所述介电质顶部区段在所述装置顶部侧之上，其中所述介电质顶部区段包括在所述装置第一端子之上的介电质第一开口；介电质侧区段，所述介电质侧区段在所述装置第一侧壁之上并且与所述介电质顶部区段相连；以及介电质底部区段，所述介电质底部区段包括与所述装置底部侧大体上共面并且与所述介电质侧区段相连的本文档来自技高网...

【技术保护点】
1.一种半导体装置，其包括：/n电子装置，所述电子装置包括：/n装置顶部侧，所述装置顶部侧包括装置第一端子；/n装置底部侧，所述装置底部侧与所述装置顶部侧相对；以及/n装置第一侧壁，所述装置第一侧壁在所述装置顶部侧与所述装置底部侧之间；以及/n衬底，所述衬底包括：/n介电材料，所述介电材料包括：/n介电质顶部区段，所述介电质顶部区段在所述装置顶部侧之上，其中所述介电质顶部区段包括在所述装置第一端子之上的介电质第一开口；/n介电质侧区段，所述介电质侧区段在所述装置第一侧壁之上并且与所述介电质顶部区段相连；以及/n介电质底部区段，所述介电质底部区段包括与所述装置底部侧大体上共面并且与所述介电质侧区...

【技术特征摘要】
20190522 US 16/419,6501.一种半导体装置，其包括：
电子装置，所述电子装置包括：
装置顶部侧，所述装置顶部侧包括装置第一端子；
装置底部侧，所述装置底部侧与所述装置顶部侧相对；以及
装置第一侧壁，所述装置第一侧壁在所述装置顶部侧与所述装置底部侧之间；以及
衬底，所述衬底包括：
介电材料，所述介电材料包括：
介电质顶部区段，所述介电质顶部区段在所述装置顶部侧之上，其中所述介电质顶部区段包括在所述装置第一端子之上的介电质第一开口；
介电质侧区段，所述介电质侧区段在所述装置第一侧壁之上并且与所述介电质顶部区段相连；以及
介电质底部区段，所述介电质底部区段包括与所述装置底部侧大体上共面并且与所述介电质侧区段相连的下表面；以及
第一导电材料，所述第一导电材料包括：
第一导电顶部区段，所述第一导电顶部区段在所述介电质顶部区段之上并且穿过所述介电质第一开口耦合到所述装置第一端子；
第一导电侧区段，所述第一导电侧区段在所述介电质侧区段之上并且与所述第一导电顶部区段相连；以及
第一导电底部区段，所述第一导电底部区段在所述介电质底部区段之上并且与所述第一导电侧区段相连。


2.根据权利要求1所述的半导体装置，其中：
所述装置底部侧限定装置底部平面；
与所述第一导电顶部区段的下表面相比，所述第一导电底部区段的上表面更接近于所述装置底部平面。


3.根据权利要求1所述的半导体装置，其中：
所述第一导电侧区段大体上正交于所述第一导电顶部区段和所述第一导电底部区段；并且
所述第一导电顶部区段和所述第一导电底部区段大体上不彼此重叠。


4.根据权利要求1所述的半导体装置，其进一步包括：
包封料，所述包封料在所述衬底之上，形成所述装置第一侧壁的边界，并且包括包封料第一侧壁；
其中：
所述介电质底部区段包括由所述包封料第一侧壁暴露并且与所述包封料第一侧壁大体上共面的介电质第一末端；并且
所述第一导电底部区段包括被所述包封料第一侧壁覆盖的第一导电端点，与所述第一导电底部区段的任何其它点相比，所述第一导电端点更接近于所述包封料第一侧壁。


5.根据权利要求1所述的半导体装置，其进一步包括：
电子组件，所述电子组件包括：
组件底部侧；
组件第一端子，所述组件第一端子在所述组件底部侧上；以及
组件侧壁；以及
第一内部互连件，所述第一内部互连件在所述第一导电顶部区段之上并且耦合到所述组件第一端子。


6.根据权利要求5所述的半导体装置，其中：
所述电子组件包括：
组件介电材料，所述组件介电材料在所述组件底部侧之上并且暴露所述组件第一端子；以及
组件导电材料，所述组件导电材料在所述组件介电层之上，从所述组件第一端子侧向地延伸，并且将所述组件第一端子耦合到所述第一内部互连件。


7.根据权利要求5所述的半导体装置，其进一步包括：
包封料，所述包封料在所述组件底部侧与所述衬底之间延伸，形成所述装置第一侧壁和所述第一内部互连件的边界，并且包括包封料第一侧壁；
其中所述包封料第一侧壁与所述组件侧壁和所述衬底的介电质第一层大体上共面。


8.根据权利要求5所述的半导体装置，其中：
所述组件第一端子穿过所述介电质第一开口通过所述第一内部互连件和所述第一导电顶部区段耦合到所述装置第一端子。


9.根据权利要求8所述的半导体装置，其中：
所述第一内部互连件从所述组件第一端子和所述装置第一端子侧向地偏移。


10.根据权利要求5所述的半导体装置，其进一步包括：
第一外部互连件，所述第一外部互连件在所述衬底的底部上；
其中所述组件第一端子通过所述第一内部互连件、所述衬底的所述第一导电顶部区段、所述第一导电侧区段以及所述第一导电底部区段耦合到所述第一外部互连件。


11.根据权利要求10所述的半导体装置，其中：
所述组件第一端子穿过所述介电质第一开口通过所述第一内部互连件和所述第一导电顶部区段耦合到所述装置第一端子。


12.根据权利要求1所述的半导体装置，其中：
所述电子装置包括：
装置第二侧壁，所述装置第二侧壁在所述装置顶部侧与所述装置底部侧之间；
所述介电质侧区段在所述装置第二侧壁之上延伸；
所述衬底包括第二导电材料，所述第二导电材料包括：
第二导电顶部区段，所述第二导电顶部区段在所述介电质顶部区段之上；
第二导电侧区段，所述第二导电侧区段在所述介电质侧区段之上、在所述装置第二侧壁之上并且与所述第二导电顶部区段相连；以及
第二导电底部区段，所述第二导电底部区段在所述介电质底部区段之上并且与所述第二导电侧区段相连。


13.根据权利要求12所述的半导体装置，其进一步包括：
电子组件，所述电子组件包括：
组件底部侧；
组件第一端子，所述组件第一端子在所述组件底部侧上；
组件第二端子，所述组件第二端子在所述组件底部侧上；以及
组件侧壁；
第一内部互连件，所述第一内部互连件耦合到所述组件第一端子；
第二内部互连件，所述第二内部互连件耦合到所述组件第二端子；
第一外部互连件，所述第一外部互连件在所述衬底的底部上；以及
第二外部互连件，所述第二外部互连件在所述衬底的底部上；
其中：

【专利技术属性】
技术研发人员：金权泰，韩意书，新及補，李泰勇，
申请(专利权)人：艾马克科技公司，
类型：发明
国别省市：美国;US