【技术实现步骤摘要】
本专利技术涉及一种集成电路测试设备,特别是涉及一种与自动测试设备(ATE,Automated Testing Equipment)配合使用的集成电路测试设备。
技术介绍
对VLSI(超大规模集成电路)的时钟异步电路进行测试时,出于提高测试产能和测试效率的考虑,会尽可能的进行多个被测芯片(DUT,DeviceUnder Test)的同时测试(Parallel Test)。但是在同时测试时,由于不同的被测芯片发出响应和结束响应的时刻不同,自动测试设备在处理完其中一个被测芯片的响应又处理另一个被测芯片的响应时,必须将连接前一个被测芯片的测试数据线维持于高电平状态,否则前一个被测芯片将无法进行后续的测试项目。而通用的自动测试设备并无此功能,这阻碍了多个被测芯片的同时测试,给时钟异步电路的大规模量产测试带来极大的挑战。
技术实现思路
本专利技术所要解决的技术问题是提供一种电路状态维持系统。为此,本专利技术还要提供一种所述电路状态维持系统进行电路状态维持的方法。为解决上述技术问题,本专利技术电路状态维持系统包括:微控制器,接收自动测试设备的指令并控制电平生成电路和继电器;电平生 ...
【技术保护点】
一种电路状态维持系统,其特征是:该系统包括: 微控制器,接收自动测试设备的指令并控制电平生成电路和继电器; 电平生成电路,根据微控制器的控制信号启动或关闭,启动时输出一路或多路高电平信号; 一个或多个继电器,根据微控制器的控制信号接通或阻断,全部继电器各连接电平生成电路的一路输出信号,部分或全部继电器各连接自动测试设备的一条数据线。
【技术特征摘要】
1.一种电路状态维持系统,其特征是:该系统包括:微控制器,接收自动测试设备的指令并控制电平生成电路和继电器;电平生成电路,根据微控制器的控制信号启动或关闭,启动时输出一路或多路高电平信号;一个或多个继电器,根据微控制器的控制信号接通或阻断,全部继电器各连接电平生成电路的一路输出信号,部分或全部继电器各连接自动测试设备的一条数据线。2.根据权利要求1所述的电路状态维持系统,其特征是:该系统还包括主板,所述微控制器、电平生成电路和继电器均与所述主板相连接,所述微控制器通过所述主板与所述电平生成电路和所述继电器进行通讯。3.根据权利要求2所述的电路状态维持系统,其特征是:该系统还包括GPIB或TTL接口,所述接口与主板相连接,所述微控制器通过所述主板与所述接口进行通讯,所述微控制器通过所述接口接收自动测试设备的指令。4.根据权利要求3所述的电路状态维持系统,其特征是:该系统还包括存储器,所述存储器与主板相连接,所述微控制器通过所述主板与所述存储器进行通讯,所述存储器中包括微控制器的指令集、GPIB或TTL接口的指令集和电平生成电路的控制程序。...
【专利技术属性】
技术研发人员:辛吉升,桑浚之,
申请(专利权)人:上海华虹NEC电子有限公司,
类型:发明
国别省市:31[中国|上海]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。