半导体装置及其制造方法制造方法及图纸

本发明专利技术提供一种半导体装置，其可包括第一单元结构、第二单元结构、焊盘结构、电路以及一个或多个开口。焊盘结构可设置在第一单元结构和第二单元结构之间，并可电联接到第一单元结构和第二单元结构。焊盘结构可具有多个阶梯结构。电路可设置在焊盘结构下方。一个或多个开口可穿过焊盘结构并可暴露电路。一个或多个开口可设置在多个阶梯结构之间。

【技术实现步骤摘要】
半导体装置及其制造方法本申请是申请日为2016年12月09日，申请号为201611129796.6，专利技术名称为“半导体装置及其制造方法”的专利申请的分案申请。
本公开的各种实施例总体涉及一种电子装置及其制造方法，且更特别地，涉及一种三维半导体装置及其制造方法。
技术介绍
不管非易失性存储器装置是否连接至电源，非易失性存储器装置都能保留存储的数据。随着二维非易失性存储器装置技术达到其物理缩放极限，一些半导体制造商正通过在衬底上将存储器单元彼此堆叠来生产三维(3D)非易失性存储器装置。三维存储器装置可包括与层间绝缘层交替堆叠的栅电极，并且还可包括穿过栅电极和层间绝缘层的沟道层。以此方式，存储器单元可沿沟道层垂直地布置。为了提高这种具有三维结构的非易失性存储器装置的可靠性，正在开发各种结构和制造方法。
技术实现思路
在本公开的实施例中，半导体装置可包括电路、焊盘结构、第一开口、第二开口、第一互连结构及第二互连结构。焊盘结构可设置在电路上方，并可包括包含彼此堆叠的第一焊盘的第一阶梯结构、包含彼此堆叠的第二焊盘的第本文档来自技高网...

【技术保护点】
1.一种半导体装置，包括：/n第一单元结构；/n第二单元结构；/n焊盘结构，设置在所述第一单元结构和所述第二单元结构之间，并且共同电联接到所述第一单元结构和所述第二单元结构，所述焊盘结构具有多个阶梯结构；/n一个或多个开口，穿过所述焊盘结构；/n电路，设置在所述焊盘结构的所述一个或多个开口的下方，其中所述一个或多个开口暴露所述电路。/n

【技术特征摘要】
20160627 KR 10-2016-00802571.一种半导体装置，包括：
第一单元结构；
第二单元结构；
焊盘结构，设置在所述第一单元结构和所述第二单元结构之间，并且共同电联接到所述第一单元结构和所述第二单元结构，所述焊盘结构具有多个阶梯结构；
一个或多个开口，穿过所述焊盘结构；
电路，设置在所述焊盘结构的所述一个或多个开口的下方，其中所述一个或多个开口暴露所述电路。


2.根据权利要求1所述的半导体装置，其中所述多个阶梯结构包括：
第一阶梯结构，包括彼此堆叠的第一焊盘，所述第一焊盘电联接到所述第一单元结构；
第二阶梯结构，包括彼此堆叠的第二焊盘，所述第二焊盘电联接到所述第一单元结构和所述第二单元结构；以及
第三阶梯结构，包括彼此堆叠的第三焊盘，所述第三焊盘电联接到所述第二单元结构。


3.根据权利要求2所述的半导体装置，其中所述开口包括：
第一开口，设置在所述第一阶梯结构和所述第二阶梯结构之间，并且形成为使所述第一焊盘和所述第二焊盘彼此隔离；以及
第二开口，设置在所述第二阶梯结构和所述第三阶梯结构之间，并且形成为使所述第二焊盘和所述第三焊盘彼此隔离。


4.根据权利要求2所述的半导体装置，进一步包括：
第一互连结构，将所述第一焊盘和所述第三焊盘彼此电联接，并且通过所述开口将所述第一焊盘和所述第三焊盘联接到所述电路；以及
第二互连结构，将所述第二焊盘彼此电联接，并且通过所述开口将所述第二焊盘联接到所述电路。


5.根据权利要求2所述的半导体装置，其中所述焊盘结构包括：
第一线结构，包括彼此堆叠的第一线，所述第一线电联接到各自的所述第一焊盘；
第二线结构，包括彼此堆叠的第二线，所述第二线电联接到各自的所述第二焊盘；以及
第三线结构，包括彼此堆叠的第三线，所述第三线电联接到各自的所述第三焊盘，并且
其中在所述第一线至所述第三线之中，设置在相同水平处的第一线至第三线彼此隔离。


6.根据权利要求5所述的半导体装置，其中：
所述第一单元结构包括彼此堆叠的第一源极选择线和彼此堆叠的第二源极选择线，并且在所述第一源极选择线和所述第二源极选择线之中，设置在相同水平处的第一源极选择线和第二源极选择线彼此隔离；以及
所述第二单元结构包括彼此堆叠的第三源极选择线和彼此堆叠的第四源极选择线，并且在所述第三源极选择线和所述第四源极选择线之中，设置在相同水平处的第三源极选择线和第四源极选择线彼此隔离。


7.根据权利要求6所述的半导体装置，其中：
所述第一线电联接到各自的所述第一源极选择线；
所述第二线中的每个共同联接到所述第二源极选择线和所述第三源极选择线之中的设置在相同水平处的第二源极选择线和第三源极选择线；以及
所述第三线电联接到各自的所述第四源极选择线。


8.根据权利要求2所述的半导体装置，进一步包括：
狭缝绝缘层，在一个方向上延伸以横穿所述开口并且在堆叠方向上穿过所述焊盘结构；
第四阶梯结构，面向所述第一阶梯结构，使得所述狭缝绝缘层被设置在所述第一阶梯结构和所述第四阶梯结构之间，所述第四阶梯结构包括彼此堆叠的第四焊盘，所述第四焊盘电联接到所述第一单元结构；
第五阶梯结构，面向所述第二阶梯结构，使得所述狭缝绝缘层被设置在所述第二阶梯结构和所述第五阶梯结构之间，所述第五阶梯结构包括彼此堆叠的第五焊盘，所述第五焊盘电联接到所述第一单元结构和所述第二单元结构；以及
第六阶梯结构，面向所述第三阶梯结构，使得所述狭缝绝缘层被设置在所述第三阶梯结构和所述第六阶梯结构之间，所述第六阶梯结构包括彼此堆叠的第六焊盘，所述第六焊盘电联接到所述第二单元结构。


9.根据权利要求8所述的半导体装置，其中所述开口包括：
第一开口，设置在所述第一阶梯结构和所述第四阶梯结构与所述第二阶梯结构和所述第五阶梯结构之间，并且被形成为将所述第一焊盘和所述第四焊盘与所述第二焊盘和所述第五焊盘隔离；以及
第二开口，设置在所述第二阶梯结构和所述第五阶梯结构与所述第三阶梯结构和所述第六阶梯结构之间，并且被形成为将所述第二焊盘和所述第五焊盘与所述第三焊盘和所述第六焊盘隔离。


10.根据权利要求8所述的半导体装置，进一步包括：
第一互连结构，将所述第一焊盘和所述第三焊盘彼此电联接，并且通过所述开口将所述第一焊盘和所述第三焊盘联接到所述电路；
第二互连结构，将所述第二焊盘彼此电联接，并且通过所述开口将所述第二焊盘联接到所述电路；
第三互连结构，配置成将所述第四焊盘和所述第六焊盘彼此电联接，并且通过所述开口将所述第四焊盘和所述第六焊盘联接到所述电路；以及
第四互连结构，配置成将所述第五焊盘彼此电联接，并且通过所述开口将所述第五焊盘联接到所述电路。


11.根据权利要求8所述的半导体装置，其中所述焊盘结构包括：
第一线结构，包括彼此堆叠的第一线，所述第一线电联接到各自的所述第一焊盘；
第二线结构，包括彼此堆叠的第二线，所述第二线电联接到各自的所述第二焊盘；
第三线结构，包括彼此堆叠的第三线，所述第三线电联接到各自的所述第三焊盘；
第四线结构，包括彼此堆叠的第四线，所述第四线电联接到各自的所述第四焊盘；
第五线结构，包括彼此堆叠的第五线，所述第五线电联接到各自的所述第五焊盘；以及
第六线结构，包括彼此堆叠的第六线，所述第六线电联接到各自的所述第六焊盘；
其中在所述第一线至所述第六线之中，设置在相同水平处的第一线至第六线彼此隔离。


12.根据权利要求11所述的半导体装置，其中：
所述第一单元结构包括彼此隔离的第一源极选择线至第四源极选择线，并且所述第二单元结构包括彼此隔离的第五源极选择线至第八源极选择线；
所述第一线电联接到各自的所述第二源极选择线；
...

【专利技术属性】
技术研发人员：李南宰，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR