半导体器件及其制造方法技术

本发明专利技术涉及半导体器件及其制造方法。半导体器件具有：层间绝缘膜(INS2)；在层间绝缘膜(INS2)内形成的相邻的Cu配线(M1W)；以及与层间绝缘膜(INS2)的表面和Cu配线(M1W)的表面接触、且将层间绝缘膜(INS2)和Cu配线(M1W)覆盖的绝缘性阻挡膜(BR1)。而且，在相邻的Cu配线(M1W)之间，层间绝缘膜(INS2)在其表面具有损伤层(DM1)，在比损伤层(DM1)深的位置具有电场缓和层(ER1)，该电场缓和层(ER1)具有比损伤层(DM1)的氮浓度高的氮浓度。

【技术实现步骤摘要】
半导体器件及其制造方法本申请是申请日为2013年11月08日、专利技术名称为“半导体器件及其制造方法”的中国专利技术专利申请No.201380011034.4(PCT申请号为PCT/JP2013/080195)的分案申请。
本专利技术涉及半导体器件及其制造方法，例如，能够适合利用于具备Cu配线的半导体器件以及其制造方法。
技术介绍
在近年的半导体器件中，为了高速工作、低耗电等而必须适用Cu(铜)配线。Cu配线通过如下方法形成：在使用镶嵌(Damascene)法在半导体衬底上的层间绝缘膜上形成配线槽后，在该配线槽的内部以及层间绝缘膜上堆积Cu(铜)膜，接下来使用化学机械研磨(CMP：ChemicalMechanicalPolishing)法在配线槽内选择性地留下Cu膜，由此形成Cu配线。对于层间绝缘膜，使用氧化硅膜等。因为构成Cu配线的Cu与例如Al(铝)那样的配线材料相比，易于向氧化硅膜等层间绝缘膜中扩散，所以Cu配线的底面以及侧面由TiN(氮化钛)膜等导电性阻隔膜覆盖。另外，Cu配线的表面与相邻的层间绝缘膜的表面一同被绝缘性阻挡膜覆盖。在这样的Cu配线构造中，由于Cu离子在层间绝缘膜与绝缘性阻挡膜的界面上的移动，产生Cu配线的TDDB(TimeDependenceonDielectricBreakdown，经时击穿)。特别地在Cu-CMP后Cu表面被氧化而成为CuO时，Cu易于离子化从而TDDB劣化。为了使该Cu配线的TDDB特性提高，已知有如下技术：对Cu配线以及层间绝缘膜的表面实施氨(NH3)等离子体处理，将Cu配线表面的CuO还原为Cu，然后形成绝缘性阻挡膜。另外，作为层间绝缘膜，为了降低配线间电容而研究了低介电常数的绝缘膜例如SiCOH等的使用。在“EffectiveCuSurfacePre-treatmentforHigh-reliable22nm-nodeCuDualDamasceneInterconnectswithHighPlasmaresistantUltraLow-kDielectric(k＝2.2)”(非专利文献1)中，公开了对形成于低介电常数的绝缘膜上的Cu配线实施氨等离子体处理的内容。另外，公开了如下内容：通过氨等离子体处理，在低介电常数的层间绝缘膜表面形成氧化膜那样的介电常数较高的损伤层(damagelayer)，导致RC特性或可靠性下降。现有技术文献非专利文献非专利文献1：F.Itoetal.，“EffectiveCuSurfacePre-treatmentforHigh-reliable22nm-nodeCuDualDamasceneInterconnectswithHighPlasmaresistantUltraLow-kDielectric(k＝2.2)”AdvancedMetalizationConferenceOctober5-7，2010
技术实现思路
本专利技术的专利技术人对使用低介电常数的绝缘膜作为层间绝缘膜的Cu配线进行研究，发现如下问题点。半导体器件在不断精细化，Cu配线间空间变小，而电源电压仍大致恒定，存在对Cu配线间的层间绝缘膜施加的电场强度变大的倾向。另外，Cu配线依赖其制造方法而在膜厚方向上具有锥形状，在相邻的Cu配线的上端部之间施加的电场最高。也就是说，可以说层间绝缘膜与绝缘性阻挡膜的界面是最容易引起TDDB破坏(TDDB寿命下降)的部位。进而，若通过CMP处理后的氨等离子体处理将低介电常数的层间绝缘膜的表面氧化以及氮化而形成损伤层，则由于损伤层部分的介电常数高于层间绝缘膜的介电常数，所以电场容易集中在损伤层部分，存在Cu配线间的TDDB寿命下降(恶化)的问题。其他的课题和新的特征从本说明书的记述以及附图得以明确。根据一实施方式，半导体器件具有：层间绝缘膜；在层间绝缘膜内形成的相邻的Cu配线；以及与层间绝缘膜的表面和Cu配线的表面接触、且将层间绝缘膜和Cu配线覆盖的绝缘性阻挡膜。而且，在相邻的Cu配线之间，层间绝缘膜在其表面具有损伤层，在比损伤层深的位置具有电场缓和层，该电场缓和层具有比损伤层的氮浓度高的氮浓度。本申请涉及下述项：项1.一种半导体器件，具有：半导体衬底；形成在所述半导体衬底上且具有主面的层间绝缘膜；埋入所述层间绝缘膜内且彼此相邻的第一配线以及第二配线；位于所述第一配线与所述第二配线之间且形成在所述层间绝缘膜的所述主面上的损伤层；以及在所述损伤层的下方，形成在所述层间绝缘膜上的电场缓和层，所述第一配线和所述第二配线主要由铜膜形成，所述损伤层和所述电场缓和层是含氮层，所述电场缓和层的氮浓度大于所述损伤层的氮浓度。项2.根据项1所述的半导体器件，其中，所述层间绝缘膜由介电常数为3.0以下的绝缘膜形成。项3.根据项2所述的半导体器件，其中，所述层间绝缘膜由SiCOH膜形成。项4.根据项1所述的半导体器件，其中，所述损伤层存在于从所述层间绝缘膜的所述主面至深度4nm的范围内。项5.根据项1所述的半导体器件，其中，所述电场缓和层具有氮浓度的峰值区域。项6.根据项5所述的半导体器件，其中，所述氮浓度的峰值区域位于距离所述层间绝缘膜的所述主面5～20nm的范围内。项7.根据项1所述的半导体器件，其中，所述电场缓和层设置于以所述层间绝缘膜的所述主面为基准，比所述第一配线的厚度的1/2浅的位置。项8.一种半导体器件，具有：半导体衬底；形成在所述半导体衬底上且具有第一主面的层间绝缘膜；埋入所述层间绝缘膜内且彼此相邻的第一配线以及第二配线；位于所述第一配线与所述第二配线之间且形成在所述层间绝缘膜的所述第一主面上的损伤层；以及与所述第一配线、所述第二配线以及损伤层接触，并将所述第一配线、所述第二配线以及所述层间绝缘膜覆盖的绝缘性阻挡膜，所述第一配线和所述第二配线主要由铜膜形成，所述绝缘性阻挡膜是含氮的绝缘膜，且具有与所述损伤层接触的第一表面和与所述第一表面相反一侧的第二表面，所述绝缘性阻挡膜具有氮浓度高于所述第一表面的氮浓度的第一区域。项9.根据项8所述的半导体器件，其中，所述氮浓度高的第一区域位于所述第二表面侧。项10.根据项8所述的半导体器件，其中，所述绝缘性阻挡膜的氮浓度从所述第一表面朝向所述第二表面而增加。项11.根据项8所述的半导体器件，其中，所述层间绝缘膜由介电常数为3.0以下的绝缘膜形成。项12.根据项11所述的半导体器件，其中，所述层间绝缘膜由SiCOH膜形成。项13.根据项8所述的半导体器件，其中，在所述损伤层的下方，在所述层间绝缘膜内具有电场缓和层。项14.根据项13所述的半导体器件，其中，所述损伤层和所述电场缓和层是含氮层，所述电场缓和层的氮浓度大于所述损伤层本文档来自技高网...

【技术保护点】
1.半导体器件，具有：/n半导体衬底；/n在所述半导体衬底的主面上形成的层间绝缘膜；/n埋入所述层间绝缘膜内且彼此相邻的第一配线及第二配线；以及/n与所述第一配线、所述第二配线及所述层间绝缘膜接触，并将所述第一配线、所述第二配线及所述层间绝缘膜覆盖的绝缘性阻挡膜，/n所述第一配线和所述第二配线主要由铜膜形成，/n所述层间绝缘膜在与所述绝缘性阻挡膜接触的所述层间绝缘膜的表面部分具有含氮的表面层，/n所述表面层的氮浓度具有在与所述半导体衬底的所述主面垂直的第一方向上与靠近所述绝缘性阻挡膜的区域相比在靠近所述半导体衬底的所述主面的区域中变高的分布，/n所述第一配线的侧面在所述第一方向上以从所述第一配线的上表面朝向所述第一配线的底面使得所述第一配线的宽度缩小的方式倾斜，/n所述第二配线的侧面在所述第一方向上以从所述第二配线的上表面朝向所述第二配线的底面使得所述第二配线的宽度缩小的方式倾斜。/n

【技术特征摘要】
1.半导体器件，具有：
半导体衬底；
在所述半导体衬底的主面上形成的层间绝缘膜；
埋入所述层间绝缘膜内且彼此相邻的第一配线及第二配线；以及
与所述第一配线、所述第二配线及所述层间绝缘膜接触，并将所述第一配线、所述第二配线及所述层间绝缘膜覆盖的绝缘性阻挡膜，
所述第一配线和所述第二配线主要由铜膜形成，
所述层间绝缘膜在与所述绝缘性阻挡膜接触的所述层间绝缘膜的表面部分具有含氮的表面层，
所述表面层的氮浓度具有在与所述半导体衬底的所述主面垂直的第一方向上与靠近所述绝缘性阻挡膜的区域相比在靠近所述半导体衬底的所述主面的区域中变高的分布，
所述第一配线的侧面在所述第一方向上以从所述第一配线的上表面朝向所述第一配线的底面使得所述第一配线的宽度缩小的方式倾斜，
所述第二配线的侧面在所述第一方向上以从所述第二配线的上表面朝向所述第二配线的底面使得所述第二配线的宽度缩小的方式倾斜。


2.根据权利要求1所述的半导体器件，其中，所述层间绝缘膜由相对介电常数为3.0以下的绝缘膜形成。


3.根据权利要求2所述的半导体器件，其中，所述层间绝缘膜包含硅、氧及碳。


4.根据权利要求3所述的半导体器件，其中，所述层间绝缘膜由SiCOH膜形成。


5.根据权利要求1所述的半导体器件，其中，所述表面层由利用等离子体而在所述层间绝缘膜的表面部分形成的损伤层、和利用所述等离子体而在所述损伤层的下部形成的电场缓和层形成。


6.根据权利要求5所述的半导体器件，其中，所述损伤层存在于从所述层间绝缘膜的所述主面至深度4nm的范围内。


7.根据权利要求5所述的半导体器件，其中，所述电场缓和层具有氮浓度的峰值区域。


8.根据权利要求7所述的半导体器件，其中，所述氮浓度的峰值区域位于距离所述层间绝缘膜的所述主面5～20nm的范围内。


9.根据权利要求5所述的半导体器件，其中，所述电场缓和层设置于以所述层间绝缘膜的所述主面为基准比所述第一配线的厚度的1/2浅的位置。


10.半导体器件，具有：
半导体衬底；
在所述半导体衬底的主面上形成的层间绝缘膜；
埋入所述层间绝缘膜内且彼此相邻的第一配线及第二配线；
与所述第一配线、所述第二配线及所述层间绝缘膜接触，并将所述第一配线、所述第二配线及所述层间绝缘膜覆盖的绝缘性阻挡膜，
所述第一配线和所述第二配线主要由铜膜形成，
所述层间绝缘膜具有：
位于所述层间绝缘膜的表面且含氮的第一区域；
在比所述第一区域深的位置形成且含氮的第二区域；
在比所述第二区域深的位置形成且含氮的第三区域；和
在比所述第三区域深的位置形成且含氮的第四区域，
所述第二区域的氮浓度随着从所述第一区域远离而增加，
所述第三区域为氮浓度的峰值的区域，且具有比所述第一区域的氮浓度高的氮浓度，
所述第四区域的氮浓度随着从所述第三区域远离而减小。


11.根据权利要求10所述的半导体器件，其中，所述第二区域具有比所述第一区域的氮浓度高的氮浓度。


12.根据权利要求10所述的半导体器件，其中，所述第二区域具有氮浓度比所述第一区域的氮浓度低的区域。


13.根据权利要求11或12所述的半导体器件，其中，所述层间绝缘膜由相对介电常数为3.0以下的绝缘膜形成。


14.根据权利要求11或12所述的半导体器件，其中，
所述层间绝缘膜包含...

【专利技术属性】
技术研发人员：宇佐美达矢，三浦幸男，土屋秀昭，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP