集成电路器件制造技术

一种集成电路(IC)器件包括：在第一方向上纵向延伸的鳍型有源区；在鳍型有源区的鳍顶表面上在第二方向上彼此交叠的多个纳米片；以及在鳍型有源区上并在第一方向上面向所述多个纳米片的源极/漏极区域。所述多个纳米片包括所述多个纳米片当中最靠近鳍型有源区的鳍顶表面并在第一方向上具有最短长度的第一纳米片。源极/漏极区域包括源极/漏极主区域以及从源极/漏极主区域突出的第一源极/漏极突出区域。第一源极/漏极突出区域从源极/漏极主区域朝着第一纳米片突出并在第二方向上与所述多个纳米片的部分交叠。

【技术实现步骤摘要】
集成电路器件相关申请的交叉引用本申请要求2019年5月13日提交于韩国知识产权局的韩国专利申请No.10-2019-0055843的优先权，该申请的公开内容整体以引用方式并入本文中。
本专利技术构思的实施例涉及集成电路(IC)器件，更具体地，涉及一种包括水平纳米片场效应晶体管(hNSFET)的IC器件。
技术介绍
随着IC器件的尺寸缩小，可能可取的是增加衬底上的FET的集成密度。因此，已开发了包括堆叠在相同布局区域上的多个水平纳米片的hNSFET。然而，当电流集中到形成在多个水平纳米片中的多个沟道层中的特定沟道层中时，即使包括在hNSFET中的沟道层的堆叠件的数量增加，在晶体管的导通状态下流动的电流(即，导通电流)可能也不与沟道层的堆叠件的数量成比例地增加。
技术实现思路
本专利技术构思提供了一种集成电路(IC)器件，其可减小或最小化在纳米片场效应晶体管(FET)的导通状态下流过纳米片的电流量的偏差并且可改进其导通状态下的性能。根据本专利技术构思的一方面，提供了一种IC器件，包括：鳍型有源区，其在第一本文档来自技高网...

【技术保护点】
1.一种集成电路器件，包括：/n鳍型有源区，其在第一方向上纵向延伸；/n多个纳米片，其在所述鳍型有源区的鳍顶表面上在第二方向上彼此交叠；以及/n源极/漏极区域，其在所述鳍型有源区上并在所述第一方向上面向所述多个纳米片，/n其中，所述多个纳米片包括所述多个纳米片当中最靠近所述鳍型有源区的鳍顶表面并在所述第一方向上具有最短长度的第一纳米片，并且/n其中，所述源极/漏极区域包括源极/漏极主区域以及从所述源极/漏极主区域突出的第一源极/漏极突出区域，其中，所述第一源极/漏极突出区域从所述源极/漏极主区域朝着所述第一纳米片突出以在所述第二方向上与所述多个纳米片的部分交叠。/n

【技术特征摘要】
20190513 KR 10-2019-00558431.一种集成电路器件，包括：
鳍型有源区，其在第一方向上纵向延伸；
多个纳米片，其在所述鳍型有源区的鳍顶表面上在第二方向上彼此交叠；以及
源极/漏极区域，其在所述鳍型有源区上并在所述第一方向上面向所述多个纳米片，
其中，所述多个纳米片包括所述多个纳米片当中最靠近所述鳍型有源区的鳍顶表面并在所述第一方向上具有最短长度的第一纳米片，并且
其中，所述源极/漏极区域包括源极/漏极主区域以及从所述源极/漏极主区域突出的第一源极/漏极突出区域，其中，所述第一源极/漏极突出区域从所述源极/漏极主区域朝着所述第一纳米片突出以在所述第二方向上与所述多个纳米片的部分交叠。


2.根据权利要求1所述的集成电路器件，其中，
所述源极/漏极区域包括掺杂有第一导电类型的第一掺杂剂的第一半导体层，
所述第一纳米片包括掺杂有所述第一导电类型的第二掺杂剂的第二半导体层，并且
所述多个纳米片当中所述第一纳米片以外的纳米片包括未掺杂的第三半导体层。


3.根据权利要求1所述的集成电路器件，其中，
所述第一纳米片被配置为形成无结沟道，并且
所述多个纳米片当中所述第一纳米片以外的纳米片各自被配置为形成基于p-n结的沟道。


4.根据权利要求1所述的集成电路器件，其中，
所述第一纳米片包括具有第一组成的第一化合物半导体层，并且
所述多个纳米片当中所述第一纳米片以外的纳米片包括具有不同于所述第一组成的第二组成的第二化合物半导体层。


5.根据权利要求1所述的集成电路器件，其中，
所述第一纳米片被配置为具有比所述多个纳米片当中所述第一纳米片以外的纳米片更低的带隙。


6.根据权利要求1所述的集成电路器件，其中，
所述第一源极/漏极突出区域与所述第一纳米片物理接触并限定所述第一纳米片在所述第一方向上的长度。


7.根据权利要求1所述的集成电路器件，其中，
所述多个纳米片还包括顺序地堆叠在所述第一纳米片上的第二纳米片和第三纳米片，
其中，所述第二纳米片和所述第三纳米片在所述第一方向上具有相同的长度。


8.根据权利要求1所述的集成电路器件，其中，
所述多个纳米片还包括顺序地堆叠在所述第一纳米片上的第二纳米片和第三纳米片，
其中，所述第二纳米片和所述第三纳米片在所述第一方向上具有不同的长度。


9.根据权利要求8所述的集成电路器件，其中，
所述源极/漏极区域还包括从所述源极/漏极主区域朝着所述第二纳米片或所述第三纳米片中的任一个突出的第二源极/漏极突出区域，
其中，在所述第一方向上所述第二源极/漏极突出区域的长度小于所述第一源极/漏极突出区域的长度。


10.根据权利要求1所述的集成电路器件，其中，
所述多个纳米片中的各个纳米片在所述第一方向上的长度在远离所述鳍型有源区的鳍顶表面的方向上增大。


11.根据权利要求1所述的集成电路器件，还包括：
栅极结构，其包括在所述多个纳米片上在与所述第一方向成平面并与所述第一方向相交的第三方向上延伸的主栅极部分以及连接到所述主栅极部分的多个子栅极部分，所述多个子栅极部分在所述鳍型有源区的鳍顶表面上与所述多个纳米片交替；以及
多个内绝缘间隔件，其在所述多个子栅极部分与所述源极/漏极主区域之间，所述多个内绝缘间隔件在所述第二方向上与...

【专利技术属性】
技术研发人员：慎居明，朴判貴，李承勋，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR