一种半导体芯片封装结构及其制备方法技术

本发明专利技术提供了一种半导体芯片封装结构及其制备方法，包括用于芯片连接的连接结构，所述连接结构包括：顺序依次设置的基板、连接材料、芯片、纳米铜材料层和铜线；所述铜线通过引线键合工艺与所述纳米铜材料层连接，所述纳米铜材料层厚度为25μm‑500μm。纳米铜材料比较便宜，纳米铜结构性能好，导电性能高，在使用过程中可以降低引线的数量，降低成本、简化工艺。

【技术实现步骤摘要】
一种半导体芯片封装结构及其制备方法
本专利技术涉及半导体芯片封装
，尤其涉及一种半导体芯片封装结构及其制备方法。
技术介绍
半导体芯片封装互连工艺中的引线键合工艺，也称为打线工艺(wirebondingprocess)是在半导体器件和集成电路组装时，为使芯片内电路的输入/输出连接点与引线框架或基板的内接触点之间实现电气连接的工艺。早期的技术中，通常使用铝线或金线作为芯片引线，其中，金线适用于对电阻率要求极低的情况，但是成本较高；铝线导电性适中，成本较低，适合一般的功率器件应用，但是，铝线较软，导致封装结构在使用时容易坍塌，进而造成芯片的损伤。为了解决铝线的上述问题，现有相关技术中，使用铜线代替铝线或金线作为芯片引线。然而，专利技术人发现使用铜线面临的最大问题是铜材料具有较高的硬度，在引线键合工艺中，如不做特殊处理，有可能击穿芯片镀层，并将芯片击碎。本专利技术设计的技术，将设计新式芯片表面工艺和引线键合工艺，使得铜线引线键合更加适合电力电子封装工艺。
技术实现思路
针对上述现有技术中所存在的技术问题，本专利技术提供了一种半导体芯片封装结构，包括用于芯片连接的连接结构，所述连接结构包括：顺序依次设置的基板、连接材料、芯片、纳米铜材料层和铜线；所述铜线通过引线键合工艺与所述纳米铜材料层连接，所述纳米铜材料层厚度为25μm-500μm。所述芯片包含上镀层、下镀层。所述基板为覆铜陶瓷基板(DBC基板)，活性金属钎焊基板(AMB基板)。连接材料可以选自纳米铜焊膏、烧结材料、预制件中的一种。优选地，所述纳米铜材料层一整体结构，所述纳米铜材料层原料厚度为50μm-1mm。优选地，所述纳米铜材料层原材料选自纳米铜膏或纳米铜膜，所述纳米铜膏或所述纳米铜膜的厚度为5μm-1mm。优选地，在所述纳米铜材料层上设置铜箔，所述铜箔厚度为1μm-475μm。优选地，所述纳米铜材料层的原料包括：顺序依次设置的第一纳米铜连接层、第二纳米铜连接层、第三纳米铜连接层，每层纳米铜连接层厚度范围为5μm-1mm，所述第一纳米铜连接层、所述第二纳米铜连接层、所述第三纳米铜连接层的致密度依次升高。纳米铜材料原料：纳米铜颗粒，纳米铜粉，纳米铜膏，纳米铜膜经过烧结工艺手段形成最终的一层类似铜箔结构的金属层即纳米铜材料层或纳米铜连接层。优选地，所述纳米铜材料层原料包括：顺序依次设置的第一纳米铜连接层、第二纳米铜连接层、第三纳米铜连接层，每层纳米铜连接层厚度范围为5μm-1mm，所述第一纳米铜连接层、所述第二纳米铜连接层、所述第三纳米铜连接层的致密度依次升高。在下方的第一纳米铜连接层起到烧结连接作用，致密度要求低，其硬度较软，第三纳米铜连接层，起到防打溅作用所以要求较硬，致密度较高。致密度的高低可以通过调节的粒径的大小、固体含量的多少来控制。比如，在使用于烧结工艺时，将小尺寸纳米金属颗粒填补在大尺寸纳米金属颗粒的间隙之中，提升烧结后金属层的致密性。即第一纳米铜连接层的致密度小于第二纳米铜连接层，第二纳米铜膏的致密性小于第三纳米铜连接层。在此处的制备工艺中，可以在芯片镀层上方涂第一纳米铜连接层，烘干；然后涂第二纳米铜连接层，烘干；涂第三纳米铜连接层，烘干，然后烧结。烘干环境为：温度100℃-180℃，时间30s--30min，压力辅助0MPa-30MPa，气氛：氩气、空气、氮气、5％氢氩混合气、甲酸中的一种。烧结环境为：温度100℃-350℃，时间30s--30min，压力辅助0MPa-30MPa，气氛：氩气、空气、氮气、5％氢氩混合气、甲酸中的一种。也可以在芯片镀层上方涂第一纳米铜连接层，烘干烧结；然后涂第二纳米铜连接层，烘干烧结；涂第三纳米铜连接层，烘干烧结。烧结环境为：温度100℃-350℃，时间30s--30min，压力辅助0MPa-30MPa，气氛：氩气、空气、氮气、5％氢氩混合气、甲酸中的一种。优选地，所述纳米铜材料层原料为纳米铜膏或纳米铜膜，所述纳米铜膏或纳米铜膜中的纳米铜颗粒直径为10nm-20μm。。影响纳米铜材料厚度的范围的主要原因是电流强度及引线键合强度，其具体厚度范围可根据具体工艺进行调整。一种制备权利上述半导体芯片封装结构的制备方法，包括以下制备步骤：S1.在基板上印刷或贴连接材料；即当连接材料为纳米铜膏时，其工艺为印刷，当连接材料为纳米铜膜时，其工艺为黏贴。S2.所述连接材料上方放置芯片；S3.所述芯片上方设置纳米铜材料层，烘干，然后烧结；所述上镀层上方设置纳米铜材料层，烘干，在纳米铜材料层上方设置纳米铜箔，然后烧结；将铜线通过引线键合工艺连接刀烧结后的铜箔上表面。S4.将铜线通过引线键合工艺连接烧结后的纳米铜材料层。优选地，所述S3包括以下步骤：S3.1.1:在所述芯片上方印刷或涂所述第一纳米铜连接层，烘干；S3.1.2:涂所述第二纳米铜连接层，烘干；S3.1.3:涂所述第三纳米铜连接层，烘干，然后烧结。烘干环境为：温度：100-150℃，保温时间：30s-30min，气氛：空气、氮气、真空；所述烧结环境为：温度：100℃-350℃，保温时间30s--30min，压力辅助0MPa-30MPa，气氛：氩气、空气、氮气、5％氢氩混合气、甲酸、真空中的一种。优选地，所述S3包括以下步骤：S3.2.1:在所述芯片上方印刷或涂所述第一纳米铜连接层；S3.2.2:涂所述第二纳米铜连接层，烘干烧结；S3.2.3:涂所述第三纳米铜连接层，烘干烧结。所述烘干环境为：温度100-150℃，保温时间：30s-30min，气氛：空气、氮气、真空；所述烧结环境为：温度：100℃-350℃，保温时间30s--30min，压力辅助0MPa-30MPa，气氛：氩气、空气、氮气、5％氢氩混合气、甲酸、真空中的一种。一种制备上述半导体芯片封装结构的制备方法，包括以下制备步骤：S5：在基板上印刷或贴连接材料；即当连接材料为纳米铜膏时，其工艺为印刷，当连接材料为纳米铜膜时，其工艺为黏贴。S6：所述连接材料上方放置芯片；S7：所述芯片上方设置纳米铜材料层，烘干，在纳米铜材料层上方设置纳米铜箔，然后烧结；S8：将铜线通过引线键合工艺连接到烧结后的铜箔上表面。本专利技术的有益效果至少包括:纳米铜材料比较便宜，铜结构性能好，导电性能高，在使用过程中可以降低引线的数量，降低成本、简化工艺。附图说明图1为实施例1的封装材料连接结构示意图。图2为实施例4的封装材料连接结构示意图。图3为实施例5的封装材料连接结构示意图。图中：1.基板；2.连接材料；3.芯片；5.纳米铜材料层；6.铜线；7.第一纳米铜连接层；8.第二纳米铜连接层；9.第三纳米铜连接层；10.纳米铜膜；11.铜箔；其中，3.芯片包括:31.上镀层；32.下镀本文档来自技高网...

【技术保护点】
1.一种半导体芯片封装结构，其特征在于，包括用于芯片连接的连接结构，所述连接结构包括：顺序依次设置的基板、连接材料、芯片、纳米铜材料层和铜线；所述铜线通过引线键合工艺与所述纳米铜材料层连接，所述纳米铜材料层厚度为25μm-500μm。/n

【技术特征摘要】
1.一种半导体芯片封装结构，其特征在于，包括用于芯片连接的连接结构，所述连接结构包括：顺序依次设置的基板、连接材料、芯片、纳米铜材料层和铜线；所述铜线通过引线键合工艺与所述纳米铜材料层连接，所述纳米铜材料层厚度为25μm-500μm。


2.如权利要求1所述的一种半导体芯片封装结构，其特征在于，所述纳米铜材料层为一整体结构，纳米铜材料层原料厚度为50μm-1mm。


3.如权利要求1所述的一种半导体芯片封装结构，其特征在于，所述纳米铜材料层原材料选自纳米铜膏或纳米铜膜，所述纳米铜膏或所述纳米铜膜的厚度为5μm-1mm。


4.如权利要求1所述的一种半导体芯片封装结构，其特征在于，在所述纳米铜材料层上设置铜箔，所述铜箔厚度为1μm-475μm。


5.如权利要求1所述的一种半导体芯片封装结构，其特征在于，所述纳米铜材料层的原料包括：顺序依次设置的第一纳米铜连接层、第二纳米铜连接层、第三纳米铜连接层，每层纳米铜连接层厚度范围为5μm-1mm，所述第一纳米铜连接层、所述第二纳米铜连接层、所述第三纳米铜连接层的致密度依次升高。


6.权利要求1所述的一种半导体芯片封装结构，其特征在于，所述纳米铜材料层原料为纳米铜膏或纳米铜膜，所述纳米铜膏或纳米铜膜中的纳米铜颗粒直径为10nm-20μm。


7.一种制备权利要求1-6任一半导体芯片封装结构的制备方法，其特征在于，包括以下制备步骤：
S1.在基板上印刷或贴连接材料；
S2.所述连接材料上方放置芯片；
S3.所述芯片上方设置纳米铜材料层，烘干，然后烧结；
S4.将铜线...

【专利技术属性】
技术研发人员：刘旭，叶怀宇，张国旗，
申请(专利权)人：深圳第三代半导体研究院，
类型：发明
国别省市：广东;44