叠层结构和电子装置制造方法及图纸

本发明专利技术提供一种叠层结构。叠层结构包括包含发光二极管的发光层。叠层结构还包括包含第一薄膜晶体管电路的第一层。叠层结构还包括包含第二薄膜晶体管电路的第二层。第二层位于发光层和第一层之间。第二薄膜晶体管电路包含通道区。在叠层结构的俯视方向上，发光二极管与第一薄膜晶体管电路至少部分重叠且不与第二薄膜晶体管电路的通道区重叠。

【技术实现步骤摘要】
叠层结构和电子装置
本专利技术涉及一种叠层结构，特别是涉及一种包含多个薄膜晶体管的叠层结构。
技术介绍
包含显示面板的叠层结构，例如智慧型手机、平板电脑、笔记型电脑、显示器和电视已成为现代社会不可或缺的必需品。随着此类携带式电子产品的蓬勃发展，消费者对此类产品的品质、功能性和价格有很高的期望。通常会提供这些电子产品通讯能力。然而，透过使用叠层结构，可能会遇到一些困难。因此，需要一种改善显示品质的新的叠层结构。
技术实现思路
根据本专利技术的一些实施例，提供一种叠层结构。叠层结构包括包含发光二极管的发光层。叠层结构还包括包含第一薄膜晶体管电路的第一层。叠层结构还包括包含第二薄膜晶体管电路的第二层。第二层位于发光层和第一层之间。第二薄膜晶体管电路包含通道区。在叠层结构的俯视方向上，发光二极管与第一薄膜晶体管电路至少部分重叠且不与第二薄膜晶体管电路的通道区重叠。根据本专利技术的一些实施例，提供一种电子装置。电子装置包含多个像素。这些像素中的至少一者包含叠层结构。叠层结构包括包含发光二极管的发光层。叠层结构还包括包含第一薄膜晶体管电路的第一层。叠层结构还包括包含第二薄膜晶体管电路的第二层。第二层位于发光层和第一层之间。第二薄膜晶体管电路包含通道区。在叠层结构的俯视方向上，发光二极管与第一薄膜晶体管电路至少部分重叠且不与第二薄膜晶体管电路的通道区重叠。附图说明为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对本专利技术的具体实施方式作详细说明，其中：图1A和图1B根据本专利技术的一些实施例示出叠层结构的电路图。图2A根据本专利技术的一些实施例示出叠层结构的剖面图。图2B根据本专利技术的一些实施例示出图2A所示的叠层结构的局部放大图。图3根据本专利技术的一些实施例示出图2A所示的叠层结构的俯视图。图4根据本专利技术的一些实施例示出叠层结构的剖面图。图5根据本专利技术的一些实施例示出叠层结构的剖面图。图6根据本专利技术的一些实施例示出叠层结构的剖面图。图7根据本专利技术的一些实施例示出叠层结构的剖面图。图8根据本专利技术的一些实施例示出叠层结构的剖面图。图9根据本专利技术的一些实施例示出叠层结构的剖面图。图10根据本专利技术的一些实施例示出叠层结构的剖面图。图11根据本专利技术的一些实施例示出叠层结构的剖面图。图12根据本专利技术的一些实施例示出叠层结构的剖面图。图13根据本专利技术的一些实施例示出叠层结构的剖面图。图14根据本专利技术的一些实施例示出叠层结构的剖面图。图15A-图15C根据本专利技术的一些实施例示出电子装置的制造制程的不同阶段的俯视图。图16A-图16C根据本专利技术的一些实施例示出电子装置的制造制程的不同阶段的俯视图。图17根据本专利技术的一些实施例示出电子装置的制造阶段之一的示意图。符号说明100、100A、100B、100C、100D、100E、100F～叠层结构；101～像素；102～基板；104～缓冲层；106、116、118、130、144、174～金属层；108、114、128、170～钝化层；110～栅极绝缘层；112、138、156、160～半导体层；120、132～栅极；122、124、134、136～S/D区；126～通道区；140、150～绝缘层；142～平坦化层；146～像素定义层；148、166～导电层；152、152’、152”、152”’～发光二极管；154～填充层；158～量子井层；162、164～垫片；171～固定层；172～反射层；200、200A、200B、200C、200D、200E、200F～叠层结构；201～像素；202、204、224、226、256、258、260～半导体层；206、228～金属层；208、216、230、238～栅极；210、212、218、220、232、234、240、242～S/D区；214、222、236、244～通道区；250～导电层；252、262～电极；254～传感器；302～成长基板；304～发光二极管306～目标基板；308～载体基板；A～区域；B-B’～线；C、C2、C3～电容；DL～数据线；DT～驱动晶体管；ET～发射晶体管；LEL～发光层；L1～第一层；L2～第二层；NA、NB、NC、ND～节点；O～开口；Re-set～重置电压；R1～距离；S～虚拟界面；ST～开关晶体管；TFT1～第一薄膜晶体管电路；TFT11、TFT12～第一薄膜晶体管；TFT2～第二薄膜晶体管电路；TFT21～第二薄膜晶体管；X、Y、Z～方向；VDD～漏极电压。具体实施方式在以下描述中详细描述了本专利技术的叠层结构及其制造方法。在以下的实施方式中，出于解释的目的，阐述了许多具体细节和实施例，以提供对本专利技术的透彻理解。然而，将显而易见的是，本文阐述的示例性实施例仅用于说明的目的，且本专利技术概念可以各种形式体现而不受限于那些示例性实施例。此外，不同实施例的附图可使用相似和/或对应的数字来表示相似和/或对应的元件。然而，在不同实施例的附图中使用相似和/或对应的数字并不暗示不同实施例之间有任何相关性。另外，在本说明书中，例如「设置于/位于第二材料层上/之上/上方的第一材料层」的表达可代表第一材料层和第二材料层的直接接触，或者可代表第一材料层和第二材料层之间有一或多层中间层的非接触状态。在上述情况下，第一材料层可不与第二材料层直接接触。此外，在本说明书中，使用相对性的表达。举例而言，「较高」或「较低」用于描述一元件相对于另一者的位置。应理解的是，如果将装置上下颠倒，则在「底部」上的元件将变为在「顶部」上的元件。应理解的是，虽然在此可使用用语「第一」、「第二」、「第三」等来叙述各种元件、组件、区域、层、部分和/或区段，这些元件、组件、区域、层、部分和/或区段不应被这些用语限定。这些用语仅用来区别一元件、组件、区域、层、部分和/或区段与另一元件、组件、区域、层、部分和/或区段。因此，以下讨论的第一元件、组件、区域、层、部分和/或区段可在不偏离本专利技术的启示的情况下被称为第二元件、组件、区域、层、部分和/或区段。应理解的是，此示例性实施例的描述意图结合附图一起阅读，这些附图被认为是整个书写描述的一部分。这些附图未按比例绘制。此外，示意性地示出了结构和装置，以简化附图。在附图中，为了清楚起见，可以省略一些组件。再者，可去除附图中的一些组件作为本专利技术的另一实施例。「约」和「大抵」的用语通常表本文档来自技高网...

【技术保护点】
1.一种叠层结构，包括：/n一发光层，包括一发光二极管；/n一第一层，包括一第一薄膜晶体管电路；以及/n一第二层，包括一第二薄膜晶体管电路、位于该发光层和该第一层之间、且该第二薄膜晶体管电路包括一通道区；/n其中在该叠层结构的一俯视方向上，该发光二极管与该第一薄膜晶体管电路至少部分重叠且不与该第二薄膜晶体管电路的该通道区重叠。/n

【技术特征摘要】
20190510 US 16/408,8491.一种叠层结构，包括：
一发光层，包括一发光二极管；
一第一层，包括一第一薄膜晶体管电路；以及
一第二层，包括一第二薄膜晶体管电路、位于该发光层和该第一层之间、且该第二薄膜晶体管电路包括一通道区；
其中在该叠层结构的一俯视方向上，该发光二极管与该第一薄膜晶体管电路至少部分重叠且不与该第二薄膜晶体管电路的该通道区重叠。


2.如权利要求1所述的叠层结构，其特征在于，该第一薄膜晶体管电路更包括多个第一薄膜晶体管。


3.如权利要求2所述的叠层结构，更包括：
一金属层，设置于该第一层下，其中该金属层与该多个第一薄膜晶体管重叠。


4.如权利要求1所述的叠层结构，其特征在于，该第一薄膜晶体管电路更包括多个第一薄膜晶体管，该第二薄膜晶体管电路更包括多个第二薄膜晶体管，且该多个第一薄膜晶体管的数量大于该多个第二薄膜晶体管的数量。


5.如权利要求1所述的叠层结构，其特征在于，该第一薄膜晶体管电路更包括一通道区，且在该叠层结构的该俯视方向上，该发光二极管与该第一薄膜晶体管电路的该通道区至少部分重叠。


6.如权利要求5所述的叠层结构，其特征在于，沿该叠层结构的该俯视方向，该发光二极管与该第一薄膜晶体管电路的该通道区之间的一距离大于2μm。


7.如权利要求1所述的叠层结构，其特征在于，该发光二极管借由一转移法设置于该发光层中。


8.如权利要求1所述的叠层结构，更包括：
一传感器，设置于该第二层上，其中该传感器电性连接至该第二薄膜晶体管电路。


9.如权利要求1所述的叠层结构，其特征在于，该第二薄膜晶体管电路更包括多个第二薄膜晶体管。


10.如权利要求1所述的叠层结构，其特征在于，该第一薄膜晶体管电路包括一通道区，且其中该第一薄膜晶体管电路的该通道区的一材料不同于该第二薄膜晶体管电路的该通道区的一材料。

<...

【专利技术属性】
技术研发人员：陈嘉源，蔡宗翰，李冠锋，
申请(专利权)人：群创光电股份有限公司，
类型：发明
国别省市：中国台湾;71