【技术实现步骤摘要】
本专利技术涉及一种短路防止结构，特别是关于一种用于并列式探针的短路防 止结构。技术背景现有的检测探针常用于晶圆的芯片在封装测试阶段的组件性能检观'J,为了 达到测试时间缩短的目的，封装测试厂商经常利用并列试探针以减少测试时间。所谓并列式探针，是多个检测探针并行排列而成；且由于芯片的量测接点 间隔距离相当接近，因此，各检测探针的间距也必须相当接近。 一般而言，该 并列式探针进行芯片性能检测时，将该并列式探针以垂直或略微倾斜接触各探 针对应的量测接点，以进行量测。然而，由于各探针之间的距离相当接近，若该并列式探针接触芯片的量测 接点表面时因测试表面不平整、阻装或制程误差等因素造成一侧向力干扰，将 可能使两两相邻的探针相互接触而造成邻近的探针形成短路；因此，遂有一种 具有固定隔离设计的并列式探针，用以解决上述问题，如图13所示。参考图13,该具有固定隔离设计的并列式探针80包含多个并行排列的探 针81,以及附着固定在两两相邻的探针之间的隔离块82,因此，当该具有隔 离设计的并列式探针80直接接触一晶圓90的量测接点92时，即使各探针81 以倾斜角度接触各量测接点9...
【技术保护点】
一种探针短路防止结构，其特征在于，该防止结构是非导电材质形成的一隔离结构，其固定在多个并行排列探针中的至少一探针的结构中，使该隔离结构凸出于该探针的宽度方向，并使该隔离结构与该探针的相邻探针具一间隔。
【技术特征摘要】
【专利技术属性】
技术研发人员：陈志忠，
申请(专利权)人：旺矽科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。